Notas de IE - 314

Electrónica I
El Transistor de Efecto de Campo (FET)
Parte (A)
Teoría de funcionamiento del JFET y del
MOSFET
Tercer Parcial
Primer Periodo Académico 2020, UNAH
Ing. Angel Barahona Ulloa

1er Pac 2020 1

 El Transistor de Efecto de Campo (FET)
…… Introducción a los FETs
El transistor de efecto de campo (FET), es un dispositivo electrónico de tres terminales, llamados:
Drenador (D drain en ingles), Surtidor o Fuente (S Source en ingles) y Compuerta (G Gate en ingles); el
cual es capaz de controlar la corriente en la salida mediante un voltaje en la entrada. Es un dispositivo
unipolar porque en conducción transporta un solo tipo de portador de carga (electrones o huecos) y se
le llama de “efecto de campo” porque el control lo efectúa mediante un campo eléctrico desde la
compuerta sobre el “canal” (entre Drenado y surtidor). Como son Monopolares (el Bjt es bipolar), el
canal es tipo “P” o de tipo ”N” y así se clasifican: FET tipo P o FET tipo N (igual los Bjts: tipo PNP o NPN)

Tipo N Tipo P

Símbolos JFET
Los FETs se clasifican según su forma constructiva en JFET (FET de unión), MOSFET (Metal-Oxido-Semi -
conductor FET), MESFET(Metal-semiconductor FET) y VFET (FET de Potencia en V). Nos ocuparemos en el
curso de los JFET y los MOSFET: Tipo N Tipo P Tipo N Tipo P
JFETs : Tipo P y Tipo N Tipo P
Decremental Tipo N
FETs MOSFET Tipo P
Incremental Tipo N MOSFET DECREMENTAL MOSFET INCREMENTAL
Otros tipos 1er Pac 2020 2
 El Transistor de Efecto de Campo (FET)
Teoría de funcionamiento del JFET Supongamos que tenemos un JFET de canal N, al cual le aplicamos voltaje al
Drenador mediante una fuente variable, mientras la compuerta y el surtidor se pone a tierra. Esto provoca una
corriente que circula de Drenador a surtidor y una corriente de polarización inversa del Drenador a la compuerta
(diodo polarizado a la inversa). La corriente Drenador-Surtidor generada, depende del voltaje de la fuente variable y
de las características constructivas del canal. Cuando la tensión VDS aumenta, la tensión en el canal aumenta y por
tanto, va aumentando la región vacía o de empobrecimiento en el canal por efecto del campo eléctrico (Fig. a).

a) b) c)
La región sombreada oscura muestra la zona de empobrecimiento (cuando VDS < Vp). Cuando VDS = Vp, ocurre lo que
se conoce como el “estrangulamiento” del canal y a partir de este momento la corriente IDS se vuelve constante. A los
valores de este punto especial, se les conoce como (Vpo, Ipo), porque se obtienen a partir de VGS = 0V ( IDSS = Ipo).
Cuando el voltaje VDS > Vpo, la corriente drenador-surtidor permanecerá constante si sigue aumentando VDS. El
voltaje BVDSS es el límite máximo para VDS, después de dicho voltaje el transistor se dañará seguramente. BVDSS es el
voltaje de ruptura de Drenador-Surtidor y es dado por el fabricante del transistor en particular. Puesto que la unión
Puerta-Surtido esta inversamente polarizada, la corriente IG es prácticamente igual a 0mA IG = 0 siempre.
El transistor JFET trabaja normalmente con la tensión de Puerta-Surtidor sea negativa ( o ligeramente positiva en
casos especiales para evitar sacar de polarización inversa a la unión Puerta-Surtidor).
1er Pac 2020 3
 El Transistor de Efecto de Campo (FET)
En resumen, vemos que la variación del voltaje de puerta varia la anchura del canal y por tanto su resistencia. Esto a
su vez, hace variar la corriente de drenador a surtidor (o sea VGS controla a IDS).
A la derecha se muestra una gráfica típica para un JFET de
Canal N, con Ipo = 10 mA y Vpo = −5 V . Se forma entonces
una familia de curvas características de salida V-I, las cuales
cumplen con la ecuación:
VDS (estrangulamiento) = Vp = Vpo +VGS

Entonces si VDS = 3V VGS = − 2 V Si VDS = 5V VGS = 0V

El voltaje Vp representa el voltaje de VDS para el cual la corriente

De drenador entra en saturación (región lineal para el FET).

Podemos observar también que el voltaje de ruptura BV DSS, es función del voltaje VGS , esta variación es dada por:
BVDSX ≈ BVDSS + VGS donde BVDSS es el voltaje de ruptura para VGS = 0V, para esta familia de curvas en
particular BVDSS = 20 V. Esto define la región de saturación (lineal) entre Vp y BVDSX.
La ecuación que relaciona la corriente de drenador IDS con VGS es dad a continuación: 3VGS Vpo 3/2
3/2
IDS = Ipo [1 + 3V
Vpo
GS
+ 2(− VGS
Vpo ) ] para VGS < 0
Recuerden que IG = 0 siempre….
1er Pac 2020 4
 El Transistor de Efecto de Campo (FET)
La última ecuación resulta un poco complicada para su aplicación por el exponente del tercer término ( a la 3/2), pero
afortunadamente existe una ecuación aproximada: la llamada ecuación de Shockley (debido al Dr. William B Shockley)
la cual establece una relación cuadrática entre la salida y el voltaje de control:

VGS 2
IDS = IP0 (1 − ) Esta ecuación muestra la relación entre IDS y VGS, que es independiente de la red externa
VP0
al transistor (circuito de polarización externo). IG = 0 siempre

Gráfica obtenida de la ecuación

de Shockley:

VGS 2
IDS = IP0 (1 − )
VP0

Gráfica de transferencia: IDS = f(VGS) Grafica de la característica de Salida de VDS

1er Pac 2020 5

 El Transistor de Efecto de Campo (FET)
Aplicaciones directas de la ecuación de Shockley, en relación con las gráficas de la página 5:

Despejando para VGS, tenemos que:

1er Pac 2020 6

 El Transistor de Efecto de Campo (FET)
Puesto que la característica de transferencia que representa la ecuación de Shockley,
es importante, en la tabla adjunto se da una forma practica de graficarla rápidamente
y hacer una evaluación aproximada de la polarización. A continuación dos ejemplos.

1er Pac 2020 7

 El Transistor de Efecto de Campo (FET)
La región de operación lineal para el JFET esta definido por la regiones que lo limitan, por un lado tenemos la curva que
describen los distintos niveles de estrangulamiento (lado izquierdo de la gráfica dada). El otro límite es dado por Ipo
(IDSS), el transistor no puede operar más allá de ese valor, esto lo vemos al graficar la transferencia VGS e IDS. También la
hipérbola de máxima disipación de potencia del JFET dada por PD = VDSQ.IDSQ y por último, el voltaje VDSmax (ruptura).
Se incluyen gráficas ilustrativas, de
rectas de carga AC y DC, punto Q, voltaje V DS máximo bac
simétrico (para este caso de ejemplo, corrido a la de-
recha del punto óptimo). Estas gráficas se obtienen de
las ecuaciones de rectas de carga para un amplificador
con JFET (de forma igual a los amplificadores con BJT bdc
vistos anteriormente).
Igual que con los BJTs, los FET deben polarizarse, pero
la polarización con de estos (JFET) no es fácil. IDSQ Q
la polarización de los FETs en general requiere de cum-
plir, simultáneamente, con la red externa de polarización V DD
(ecuación externa) y la ecuación de transferencia inter- VDSQ bac.Rac
na del FET (sea JFET, MOSFET decremental o incremental).
VDSmax
Polarización del JFET Existen varias formas de polarizar un FET en general: autopolinización, polarización por
divisor de voltaje, polarización por fuente fija, polarización por realimentación , con doble fuente, entre otras posibles.
Las variables de interés para los FETs en general son VDS: voltaje Drenador-Surtidor, IDS: Corriente Drenador-Surtidos, y
el voltaje de Puerta-Surtidor: VGS .
Entonces para evaluar el punto Q en el JFET, debemos encontrar la ecuación interna y junto con la ecuación de Shockley
1er Pac 2020 8
 El Transistor de Efecto de Campo (FET)
Shockley, resolverlas simultáneamente y obtener así a: VGSQ, IDSQ y después VDSQ. A continuación una tabla con las
distintas redes externas para polarizar un JFET. Igual que con BJTs, con los FETs existen tres configuraciones de
amplificadores básicos: Surtidor Común, Compuerta o Puerta Común y Drenador Común.

1er Pac 2020 9

 El Transistor de Efecto de Campo (FET)
A continuación se desarrolla un ejemplo de un amplificador en Surtidor Común: entrada por compuerta, salida por
Drenador y el Surtidor es común a la entrada y salida. Puesto que por R G no circula corriente (IG = 0 siempre)
EJEMPLO Dado el circuito amplificador en Surtidor Común, Diseñe R D y RS de modo que:
IDQ = 2.5 mA y VD = 12V, Ipo = 6 mA, Vpo = -3V. RG se escoge según la impedancia que se
quiera mostrar en la entrada para AC, como IG = 0, entonces V RG = 0 para cualquier valor.
Asuma que VDD = 20V y que como se ve en la figura tiene un JFET canal N. Encuentre VDSQ
y la recta de carga y evalúe la salida Vomax. Rdc 3.69K
Solución: Hacia abajo diseño de las resistencias: Malla frontal del JFET:
− VDD + RD.IDS + VDS + Rs.IDS = 0
.VDSQ = 20 V − (3.3K + 0.39K).2.5mA = 10.78V
. Puesto que en este caso RL = Rc y no hay Cs
capacitor que desacople Rs para AC, entonces
Amplificador Completo
La ecuación de Shockley es: la ecuación de recta de carga es la misma para
VGS 2 VDS VDD VDS
DC y AC: IDQ = − + =− + 5.42 mA
IDS = IP0 (1 − ) Ipo = IDss , Vpo = Vp Rdc Rdc 3.69K
VP0 5.42 mA Icmax. = 2.5mAp
Despejando: Vomax = Rc.Icmax.
Q Vomax = 8.25Vp
2.5 mA
[
VGSQ = −3V. 1 −
2.5mA
6 mA
] = − 1.06 V RG
0 10.78 V 20 V
por lo tanto: de la malla del Ckto Puerta-Surtidor
0
VGSQ − 1.06 V Ckto para DC
RG.IG + VGSQ + Rs.IDSQ = 0 entonces: Rs = − IDSQ = − 2.5 mA = 424 Ω . Escogemos 390Ω y 3.3KΩ….
1er Pac 2020 10
 El Transistor de Efecto de Campo (FET)
Otro Ejemplo: Consideremos el amplificador con JFET en configuración Drenador Común
también conocido como Seguidor de fuente (o Surtidor), con los datos mostrados en el ckto
Resuelva: a) evalúe la polarización el ckto amplificador: IDSQ, VGSQ y VDSQ b) Rectas de carga
para DC y AC c) Grafique ambas rectas y encuentre la máxima oscilación
simétrica posible para IDS y VDS. Cuanto es Vomax?. Ojo: RL = 2.2k
Solución: a) la malla del ckto Compuerta-Surtidor es:
VGS
RG.IG + VGSQ + Rs.IDSQ = 0 entonces: IDS = − Rs igualando a la ecuación
RL
VGS
de Shockley: −
Rs = Ipo.( 1 − VGS/Vpo)² −VGS = 35.2V(1+ VGS/4)²
−VGS = 35.2V(1+ ½VGS + V²GS/16) = 35.2V + 17.6VGS + 2.2(VGS) ² por lo que (VGS) ² + 8.454(VGS) + 16 = 0
𝑏 2
(VGS) ₁,₂ = − b/2 ± [ 2
− 𝐶] ya que a = 1 (VGS) ₁,₂ = − 4.227 ± 1.367 VGSQ= − 2.86 V el otro valor
VGS
es − 5.6 V el cual es menor que Vpo = -4V, el límite físico de VGS. Con este valor evaluamos IDSQ = −
Rs = 1.3mA
Podemos comprobar nuestros cálculos sustituyendo el VGSQ encontrado en la ecuación de Shockley y nos dará el valor
de IDSQ encontrado, si nuestros cálculos fueron correctos. c)
IDS (mA)
La malla frontal del JFET es: − VDD + VDS + Rs.IDS = 0 Rdc = 2.2k y Rac = 1.1K6.88 mA IDSmax. = 1.3 mAp
Vomax = Rac.IDSmax.
VDSQ 4.1 mA
Entonces: VDSQ = 9 V − (2.2K).(1.3)mA = 6.14 V b(Q) = IDSQ + Rac Vomax = 1.43 Vp

VDS VDD VDS

b) La recta DC es : IDQ = − Rdc + Rdc = − 2.2K + 4.1 mA
1.3 mA 9V
VDS VDS
La recta AC es: IDQ = − Rac + b(Q) = − 1.1K + 6.88 mA 0 VDS (V)
6.14 V 7.6 V
1er Pac 2020
VDSmax. = 7.57V − 6.14 = 1.43Vp 11
 El Transistor de Efecto de Campo (FET)
Otro Ejemplo: Consideremos ahora el amplificador con JFET en configuración Compuerta Común, Esta polarizado
con una red de divisor de voltaje. Lo anterior significa que a la compuerta se le esta conectando el voltaje DC de la
resistencia de 11 MΩ, a la compuerta del FET. Si hacemos el circuito equivalente híbrido desde la compuerta (línea
11𝑀Ω
punteada) veremos el voltaje VGG = 11𝑀Ω+91𝑀Ω x 22V = 2.37V, que es el voltaje Thevenin que ve la Puerta, más una
resistencia Thevenin igual al paralelo de 11MΩ con 91MΩ. El circuito equivalente se muestra al lado.

+
VDG
−
RG
+
VGG
−
R1.R2
RG = R1 + R2

Este mismo amplificador es redibujado y se ha hecho su evaluación completa para su polarización y

señal fuerte ( máxima excursión simétrica) en la salida.
1er Pac 2020 12
 El Transistor de Efecto de Campo (FET)
Ejercicio co un JFET en configuración Compuerta Común:

1er Pac 2020 13

 El Transistor de Efecto de Campo (FET)
Continuación del ejercicio:

1er Pac 2020 14

 El Transistor de Efecto de Campo (FET)
Los JFET de canal P:
Aunque el análisis desarrollado hasta ahora ha sido con JFET Canal N, el mismo es valido para los JFET de canal P, con
la consideración de que el sentido de sus corrientes va en sentido contrario que el de canal N. Esto hace que las fuentes
DC que aplicamos, también cambien su polaridad, con el JFET de canal P la fuente en el drenador será –VDD y si usamos
fuente DC al lado del surtidor esta será: +VSS (contrario al JFET de canal N). También las curvas de Transferencia IDS =
f(VGS), salen graficadas a la derecha de cero. Las figuras de abajo muestran la grafica de la transferencia y un circuito
con la fuente DC y el sentido de las corrientes generado.

Observamos entonces que con este sentido de las corrientes los voltajes serán negativos y los negativos
serán positivos como el caso de VGS; para JFET canal N, VGS es negativo y para JFET canal P es positivo. Se
puede ver en las gráficas de la transferencia (ecuación de Shockley). En resumen VGS es positivo, VDS es
negativo (+VSD) y VRS con VRD obtienen su polaridad con el sentido de la corriente IDS.

En la siguiente pagina, se da un ejemplo que aclara los conceptos atrás vertidos.

1er Pac 2020 15
 El Transistor de Efecto de Campo (FET)
Ejemplo con JFET canal P En el ckto amplificador de la derecha, tenemos
que VDD = − 20V, RD = 2.7K, RL = 5.6K, Ipo = 8 mA, Vpo = 4V (positivo).

.
Encuentre A) la polarización b) rectas de carga y c) gráficas y Vomax. 20K 68K
Solución:
Vi
20K .
20K 68K
RGVGG = 20K + 68K (− 20V) ≈ − 4.55V RG = 20K + 68K = 15.45K
+ malla compuerta–surtidor: − VGG + IG.RG + VGS – Rs.ISD = 0
VGGISD = − VGG + VGS = 4.55+VGS como recta sería: ISD = VGS + 2.53 mA
− Rs Rs Rs
esa recta representa la ecuación externa y graficada con la ecuación de
Shockley da gráficamente VGSQ y ISDQ . Nosotros la evaluamos analíticamente al igualarla con la ecuación de Shockley
4.55+VGS VGS
= 8 mA(1− )² = 8 mA( 1− ½VGS + VGS²/16) para AC, Rac = 2.7Kǁ5.6K (Rs se hace cero por Cs =20μf)
Rs 4V
4.55V + VGS = 14.4( 1 −½ VGS + VGS²/16) entonces : Isd = − Vsd/Rac + bQ y bQ = ISDQ + VDSQ/ Rac
4.55V + VGS = 14.4 −7.2 VGS + 0.9VGS² por tanto la recta AC es: Isd = − Vsd/1.82K + 6.07 mA
VGS² − 8.2VGS + 9.85 = 0 resolviendo VGSQ = 4.1V ± 2.6382V ISD (mA) ISD max= 2.73 mA
6 mA
VGSQ₁ = 6.7382 V y VGSQ₂ = 1.46V …. Por tanto VGSQ = 1.4618V
4.44mA
Entonces ISDQ = 6.012V/1.8K ISDQ = 3.34 mA
De la malla frontal al transistor desde –VDD, pasando por VDS, 3.3mA

hasta tierra: + VDD – 2.7K. ISD + VDS − 1.8K. ISD = 0 VDSQ = − 4.97V
Lo que implica lógicamente que VSDQ = 4.97V 0 VSD(V)
5V 11V 20V
La recta DC sale de la misma ecuación (de V DS) : ISD = − VSD/4.5K + 4.44 mA VSD= Vo Vomax = 2.73mA.(1.82k)≈ 5Vp
16
1er Pac 2020