Travaux Pratiques

TP4:
Convertisseur analogique numérique
ADC
FPGA Starter kit Board

Pr Bsiss Mohammed 1
 Travaux Pratiques

Introduction

Caractéristiques techniques du convertisseur analogique

numérique ADC

La figure 1 montre le placement du convertisseur analogique LTC1407A-1 et de son

préamplificateur LTC6912-1 sur la maquette Spartan3-e

Figure 1 : Le circuit de capture analogique associeé aux 6-pin J22

La figure 2 montre une vue d'ensemble du système de l'interface entre la puce

FPGA, le préamplificateur programmables et le convertisseur ADC

Pr Bsiss Mohammed 2
 Travaux Pratiques

Figure 2 : Vue d'ensemble de l'interface entre le FPGA, le préamplificateur programmable et le

convertisseur ADC.

La communication entre la puce FPGA, le préamplificateur programmable et le con-

vertisseur ADC se fait par la communication série SPI.
La tension analogique mît sur les entrées VINA ou/et VINB est convertit avec une
résolution de 14 bits D [13:0], comme exprimé par l’équation suivant

Formule de transfert du convertisseur analogique numérique ADC

Les divers arrangements émis pour le GAIN permises a appliqués des tensions diffé-
rentes aux entrées VINA et VINB.
La tension maximum adaptée sur le convertisseur ADC est de 1,65 (+/-) 1,25[V]

Pr Bsiss Mohammed 3
 Travaux Pratiques

Le préamplificateur programmable

Le LTC6912-1 fournit deux amplificateurs inverseur indépendants. Le but de l'ampli-

ficateur est de contrôler la tension entrante sur VINA et VINB de sorte que la tension
maximale soumise sur le convertisseur ADC ne dépasse pas la gamme de 1.65 (±
1.25) [V].
Le gain de chaque amplificateur est programmable de suivant les indications du ta-
bleau suivant.

Tableau 0-1 les valeurs du GAIN d’amplificateur

Gain A3/B3 A2/B2 A1/B1 A0/B0 Tension La tension

Mode min [V] max [V]
0 0 0 0 0 - -
-1 0 0 0 1 0,4 2,9
-2 0 0 1 0 1,025 2,275
-5 0 0 1 1 1,4 1,9
-10 0 1 0 0 1,525 1,775
-20 0 1 0 1 1,5875 1,7125
-50 0 1 1 0 1,625 1,675
-100 0 1 1 1 1,6375 1,6625

Commande du préamplificateur

La figure 3 accentué l’interface de communications série SPI entre la puce FPGA et

le préamplificateur programmables. Les différents GAIN sont réalisés par l’envoie
d’une commande d’un mot de 8 bits. La commande contrôle les valeurs des deux
amplificateurs GAINA et GAINB. Le MSB (Pour Most Significant Bit, le bit de poids
fort) ‘’B3’’ est d’abord envoyé.

Pr Bsiss Mohammed 4
 Travaux Pratiques

Figure 3 la communication sérielle SPI entre la puce FPGA et préamplificateur

La communication ou bien le transfert de mot commence si le signal ‘’AMP_CS’’

prend l’état ‘’0’’. L’amplificateur acquis les données périodiques sur le signal
‘’SPI_MOSI’’ avec chaque front positif du signal d'horloge ‘’SPI_SCK’’. L'amplificateur
présente aussi les données périodiques sur le signal ‘’AMP_DOUT’’ avec chaque
front négative du signal d’horloge ‘’SPI_SCK’’.

Frigure 4 La synchronisation entre FPGA et l’amplificateur

Pr Bsiss Mohammed 5
 Travaux Pratiques

Commande du convertisseur analogique numérique ADC

Le convertisseur analogique numérique ‘’LTC1407A-1’’ possède deux convertisseurs
ADC. Les deux entrées analogiques VINA et VINB sont prélevées simultanément
quand le signal «AD_CONV» est appliqué.
L’image 5 présent le chronogramme entre la puce FPGA et le convertisseur analo-
gique numérique ADC pour pouvoir acquérir les valeurs numériques de la tension
convertit des entrées VINA et VINB
Quand le signal ‘’AD_CONV’’ passe à ‘’1’’, le convertisseur ADC prélève simultané-
ment tous les deux canaux analogues. La fréquence maximale utilisé c’est approxi-
mativement 1.5 MHz.

Image 5 la communication en sérié entre la puce FPGA et le convertisseur ADC

Pr Bsiss Mohammed 6
 Travaux Pratiques

Répondre au questionnaire ci-après.

Les réponses rendues par chaque participant en deux pages

A4 maximum!

1) Décrire les principales caractéristiques du préamplificateur LTC6912-1

2) Décrire les principales caractéristiques du convertisseur analogique ADC
LTC1407A-1

La figure 6 représente la caractéristique de transfert idéale en escalier d’un conver-

tisseur ADC à 16 Bits

Figure 6 : caractéristique de transfert idéale du convertisseur ADC

On définit le quantum, ou LSB (Pour Least Significant Bit, le bit de poids faible)
comme étant la dimension de ces plages. On le note q et l’obtient par :

3) Le préamplificateur est règle à un gain de -1. Qui sera donc la valeur du quan-
tum q? effectuez le calcule du quantum q pour différents gain (mode)?
Gain quantum Tension La tension
Pr Bsiss Mohammed 7
 Travaux Pratiques

Mode q [mV] min [V] max [V]

0 - -
-1 0,4 2,9
-2 1,025 2,275
-5 1,4 1,9
-10 1,525 1,775
-20 1,5875 1,7125
-50 1,625 1,675
-100 1,6375 1,6625

4) On utilisant la formule de transfert, calculez les valeurs numériques corres-

pondantes aux différentes tensions Vin [V] ?

Tableau 0-2 les valeurs numériques correspondantes aux différentes tensions Vin [V]

Valeur numérique en Tension correspondante

[Hex] Vin [V] (gain=-1)
0,429296875
0,581884766
0,734472656
0,887060547
1,039648438
1,192236328
1,344824219
1,497412109
1,65
1,802587891
1,955175781
2,107763672
2,260351563
2,412939453
2,565527344
2,718115234
2,870703125

5) Concevoir un code VHDL pour acquirir une tension à l’entré du convertisseur

ADC en suivant les étapes suivant :

Pr Bsiss Mohammed 8
 Travaux Pratiques
a.) Effectuez un dessin électrique qui présente le lien entre le convertisseur ana-
logique numérique, le préamplificateur et la puce FPGA (Le lien entre les en-
trées et les sorties etc.)
b.) Effectuez un graphe d’une machine d’état pour le préamplificateur?
c.) Effectuez un graphe d’une machine d’état pour le convertisseur analogique
numérique?
d.) Effectuez la mise en ouvre d’un code VHDL sous forme d’un graphe d’état
pour commander le préamplificateur? (Vérification par les LEDs)

FPGA

préamplificateur communication
SPI

e.) Effectuez la mise en ouvre d’un code VHDL sous forme d’une machine d’état
pour commander le convertisseur analogique numérique?

FPGA
Analog Signal
convertisseur communication
ADC SPI

f.) Effectuez la mise en ouvre d’un code VHDL VI pour mémoriser les valeurs
convertis du ADC dans une mémoire de type First In First Out ‘FIFO’?

FPGA
Analog Signal
convertisseur COM
ADC SPI

FIFO

Pr Bsiss Mohammed 9