INSTITUTO TECNOLÓGICO DE TLAXIACO

REPORTE DE INVESTIGACION
Logica combinacional
MATERIA:

PRINCIPIOS ELÉCTRICOS Y APLICACIONES DIGITALES

DOCENTE:

ISAAC AQUINO AQUINO

Alumna:

NANCY NEREIDA LÓPEZ CORTES 15161337

UNIDAD 1
SEMESTRE:

ENERO – JUNIO
GRUPO:

4°US
Contentido
Introducción ............................................................................................................................................... 3
Lógica combinacional: ............................................................................................................................. 3
Operador Exor (Or Exclusiva) ................................................................................................................. 3
Operador Exnor (Exor negado). ............................................................................................................ 5
Circuitos sumadores y restadores ............................................................................................................. 6
Sumador binario ...................................................................................................................................... 6
Semisumador (half adder) ..................................................................................................................... 6
Etapa de sumador (sumador completo).............................................................................................. 7
Sumador binario de n bits .................................................................................................................... 10
Substractor binario ................................................................................................................................ 11
Semisubstractor (half substractor) ....................................................................................................... 11
Etapas de substractor (substractor completo) .................................................................................. 12
Substractor binario de n bits ................................................................................................................ 14
SISTEMA COMBINACIONAL CON CI MSI Y LSI......................................................................................... 15
Temporizador 555 ..................................................................................................................................... 17
Aplicaciones avanzadas para el 555/556 (ART535S) ........................................................................ 19
TIMER SECUENCIAL ................................................................................................................................ 20
TIMER PARA LONGOS INTERVALOS ...................................................................................................... 21
TACOMETRO .......................................................................................................................................... 22
Señal de Barrido Para el Osciloscopio ................................................................................................ 23
GENERADOR DE SALVA DE TOM .......................................................................................................... 24
CONVERSOR TENSIÓN / DURACIÓN DE PULSO .................................................................................. 24
CONTROL DE SERVO ............................................................................................................................. 25
AISLADOR DE PULSO ............................................................................................................................. 26
Referencias ............................................................................................................................................... 28
Introducción
El presente documento explicamos brevemente lo que es la lógica combi nacional, así como
también hablamos de los operadores lógicos EXOR y EXNOR. Cada operador con su resectivo
símbolo y explicación. Las explicaciones, tablas de verdad e imágenes harán posible visualizar y
comprender con toda claridad lo que cada circuito hace y cómo es controlado.

Lógica combinacional:

Se denomina lógica combinacional a todo sistema digital en el que sus salidas son funciones
exclusivas del valor de sus entradas en un momento dado, sin que intervengan en ningún caso
estados anteriores de las entradas o de las salidas. Las funciones (OR,AND,NAND,XOR) son
booleanas (de Boole) donde cada función se puede representar en una tabla de la verdad. Por
tanto, carecen de memoria y de retroalimentación.

Funciones combinacionales:

Todos los circuitos combinacionales pueden representarse empleando álgebra de Boole a partir
de su función lógica, generando de forma matemática el funcionamiento del sistema
combinacional. De este modo, cada señal de entrada es una variable de la ecuación lógica de
salida. Por ejemplo, un sistema combinacional compuesto exclusivamente por una puerta
AND tendría dos entradas A y B. Su función combinacional seria , para una puerta OR sería . Estas
operaciones se pueden combinar formando funciones más complejas.

Esto permite emplear diferentes métodos de simplificación para reducir el número de elementos
combinacionales que forman el sistema.

Operador Exor (Or Exclusiva)

Alternativa Exclusiva (Opción entre dos cosas, una, otra pero no ambas). La operación Exor
produce un resultado 1, cuando un número impar de variables de entrada valen 1.

El símbolo de la compuerta Exor se muestra en la figura adjunta, y la expresión matemática para

una compuerta Exor de 2 entradas es: S = A  B, A $ B
 Ilustración 1Simbolo OR
Exclusiva

La Tabla de Verdad para la compuerta Exor de dos entradas A y B y la salida S se muestra a

continuación:

Entradas Salida
m A B S
0 0 0 0
1 0 1 1
2 1 0 1
3 1 1 0
Ilustración 2 Tabla de verdad EXOR

El interruptor usado en el circuito eléctrico para la demostración del Exor es diferente a los utilizados
en los circuitos de la And y Or, este interruptor es conocido como un tiro y dos polos como se
muestra en la figura.

Ilustración 3Circuito electrico para un operador EXOR

Circuito Eléctrico para un operador Exor en donde el foco enciende cuando cualquiera de los
interruptores A o B están en posición 1 pero no ambos (cerrados).

En un Diagrama de la teoría de conjuntos la operación Exor se representa con el área iluminada.

Ilustración 4 Diagrama Teoria de conjuntos EXOR

Ilustración 5 Circuito integrado TLL con 4 operadores EXOR de 2 entradas SN7486

Ilustración 6 Operacion EXOR de 3 entradas implementada con 2 EXOR de dos entradas

Ilustración 7Tabla de verdad para una operacion EXOR de 3 entradas

Operador Exnor (Exor negado).

Las compuertas XNOR son el complemento lógico de las compuertas XOR. La expresión asociada
a la función que realiza una compuerta XNOR se escribe como Q = A ⊕ B.

El valor de salida de una compuerta XNOR será 1 cuando los valores de sus entradas sean iguales
y será 0 cuando los valores de sus entradas sean distintos.

Símbolo y Tabla de verdad para dos entradas

Ilustración 8Simbolo EXNOR

Ilustración 9Tabla de verdad EXnOR

Distribución de terminales del circuito integrado TTL SN74266 con 4 operadores

 Ilustración 10EXNOR de 2 entradas

Circuitos sumadores y restadores

Sumador binario
El sumador binario es el elemento básico de la unidad aritmética de cualquier ordenador, pues
cualquier operación aritmética básica puede realizarse a partir de sumas y restas repetidas.

Para sumar dos números de n bits, hay que sumar dos a dos los bits del mismo peso y el acarreo de
la suma de los bits de peso inmediato inferior.

Semisumador (half adder)

Es un circuito combinacional que realiza la suma de dos dígitos binarios, obteniendo su suma y el
acarreo para la etapa siguiente. No tiene en cuenta el bit de acarreo de la etapa anterior.

Su tabla de verdad, y símbolo como bloque es:

Ilustración 11Tabla de verdad y símbolo

Implementando por "1":

S = a' · b + a · b' = a b

C=a·b

La suma S responde a una función OR-exclusiva y el acarreo C a una función AND.

 Ilustración 12 Circuito funcion OR-exclusiva

Si no deseamos utilizar la puerta OR-Exclusiva por su coste superior, el semisumador se puede

implementar de la siguiente forma:

Ilustración 13OR-exclusiva

Implementando por "0":

S = (a+b) · (a'+b') =

= ((a+b) · (a'+b'))' ' = ((a+b)' + (a'+b')')' = ((a+b)’ + (a·b))' =

= (a+b) · (a·b)'

C=a·b

Ilustración 14Circuito implementado por 0

De esta forma obtenemos un circuito mucho más simple.

Etapa de sumador (sumador completo)

Es un circuito combinacional capaz de sumar dos dígitos (cifras) binarios, teniendo en cuenta el
acarreo producido en la etapa anterior. Obtiene la suma y el acarreo para la etapa siguiente.

Su tabla de verdad y símbolo como bloque es:

 Ilustración 15Tabla de verdad y simbología

Simplificamos mediante tablas de Karnaugh las funciones de salida S y Cout. Para ello,
construimos las tablas correspondientes implementando por "1" desde la tabla de verdad

Ilustración 16Tabla deKarnaugh

La función S no se puede simplificar, ya que tenemos 4 1's o 4 0's aislados, pero Cout si,
obteniéndose (implementando por 1):

S = a'·b'· Cin + a'·b· Cin' + a·b· Cin + a·b'· Cin’ =

= (a’·b’+a·b)·Cin + (a’·b+a·b’)·Cin’ = (a  b)’·Cin + (a  b)·Cin’ =

= a  b  Cin = (a  b)  Cin

Cout = a·b + a· Cin + b· Cin = a·b + Cin·(a·b' + a'·b) = a·b + Cin·(a b)

Hemos manipulado las funciones de salida S y Cout para que incluyan la

OR-Exclusiva (recordar la función S del semisumador).

Esto significa que para implementar la función sumador completo, se pueden utilizar dos puertas
OR-Exclusiva.

Por razones económicas, los fabricantes emplean para la implementación circuitos de nivel
superior (más lentos), pero que permiten un gran ahorro en el número de puertas empleadas.
Una forma simple de implementar la etapa de sumador es a partir de dos

semisumadores. Como hay que sumar los dos bits (dígitos) del mismo peso más el acarreo anterior,
se utiliza un semisumador para sumar los dos dígitos y el resultado se suma con el acarreo anterior
mediante otro semisumador. Si en alguna de las dos sumas parciales se produce acarreo, habrá
acarreo en la etapa de sumador (función OR). Esto puede comprobarse en la tabla de verdad. La
etapa de sumador puede implementarse con el siguiente circuito.

Ilustración 17Etaoa de sumador implemetada

Sumador binario de n bits
Para sumar números de n bits, se pueden emplear diferentes circuitos, pero todos llevan como
unidad básica la etapa de sumador. La forma más simple de realizar un sumador de n bits es
disponer de n etapas de sumador, conectadas de tal forma que la salida de acarreo de cada
etapa excita a la entrada de acarreo de la etapa siguiente. Este circuito se denomina sumador
paralelo con acarreo en serie. Denotamos con subíndices cada uno de los bits de los
sumandos, indicando con el subíndice 1 el bit menos significativo (LSB).

Ilustración 18Esquema del sumador binario de n Bits

Téngase en cuenta que para la posición menos significativa se puede usar un semisumador, o
bien, poner a 0 voltios (masa) la entrada de acarreo de un sumador completo, ya que no existe
entrada de acarreo en la posición del bit menos significativo.

Ilustración 19Diagrama de bloques

Retardo de propagación

Los bits de entrada se aplican simultáneamente para producir la suma. Cada sumador completo
recibe los bits correspondientes de los dos sumandos ai y bi y el acarreo de entrada, y genera el bit
de suma Si y el acarreo de salida Ci.
Pero esta suma y este acarreo no se pueden generar hasta que tiene lugar el acarreo de entrada,
lo que da lugar a un retardo temporal en el proceso de la adición. El retardo de propagación del
acarreo para cada sumador completo es el tiempo transcurrido desde la aplicación del acarreo
de entrada hasta que se produce el acarreo de salida, suponiendo que las entradas ya existan.
Para un sumador de n bits, este retardo es de 2n+2 retardos de puerta, lo cual es bastante
significativo.

Un diseño alternativo que permite eliminar este retardo es el sumador con acarreo anticipado, a
costa de incrementar el número de puertas.

Expansión de sumadores

Podemos conectar en cascada varios sumadores de un número fijo de bits (n) para conseguir otro
sumador del más de bits. A esto se le llama expansión de sumadores.

Para conectar dos sumadores de n bits, debemos conectar la entrada de acarreo del sumador de
menor orden a masa (0 v.), y la salida de acarreo de cada sumador, a la entrada de acarreo del
sumador de orden superior. Este proceso se denomina conexión en cascada.

Por ejemplo, con dos sumadores de 4 bits, conseguiremos otro de 8 bits. Comercialmente existen
sumadores de 4 bits como componentes digitales que podemos utilizar como bloque de
construcción de un sistema digital y, por tanto, se define como bloque funcional.

Ilustración 20 Sumadores de 4 bits

Como ejemplo de sumadores de 4 bits, tenemos dos modelos de IC de media escala (MSI):
74LS83A y 74LS283

Substractor binario
Para restar dos números binarios, pueden restarse directamente mediante un circuito específico,
o bien, sumar al minuendo el complemento a 2 del sustraendo. Este segundo método es más
barato, pero algo más lento. Por tanto, dependiendo del precio y calidad del ordenador, se
empleará un método u otro.

Semisubstractor (half substractor)

Es un circuito combinacional capaz de restar dos bits a y b, obteniendo su diferencia D y el

acarreo para la etapa siguiente C.
 Ilustración 21 Tabla de verdad y simbolo de bloque

Implementando por "1":

D = a' · b + a · b' = a  b C = a' · b

El circuito puede implementarse de alguna de las siguientes formas:

Ilustración 22 Circuito implemetado

Etapas de substractor (substractor completo)

Es análogo de la etapa de sumador. Resta dos dígitos, teniendo en cuenta el acarreo de la
etapa anterior, y obtiene la diferencia y el acarreo para la etapa siguiente.

Ilustración 23Tabla de verdad y simbolo de bloque

Simplificamos mediante tablas de Karnaugh las funciones de salida D y Cout. Para ello,
construimos las tablas correspondientes implementado por "1" desde la tabla de verdad.
 Ilustración 24 simplificacion mediante Tabla de Karnaugh

Las funciones lógicas de D y Cout son:

D = a  b  Cin = (a  b)  Cin (Igual que el sumador)

Cout = a'·b + a'·Cin + b·Cin = (a'·b+a'·Cin+b·Cin)'' = ((a'·b)'·(a'·Cin)'·(b· Cin)')'

El circuito restador será:

Ilustración 25Circuito resultante

La etapa de substractor puede obtenerse fácilmente de dos modos diferentes:

1. Se restan sucesivamente b de a, y al resultado se le resta Cin (acarreo de la etapa anterior): a – b –

Cin
2. Se suman b y Cin y el resultado se resta de a: a – (b+Cin)

Los circuitos que implementan la etapa de substractor según estos dos modos de operación son:

Modo 1: substractor formado por dos semisubstractores.

Ilustración 26Substractor formado por 2 semisubstractores

Modo 2: substractor formado por un semisumador y un semisubstractor.

Ilustración 27Substracctor formado por un semisumador y un semisubstractor

Substractor binario de n bits

Podemos utiizar estas etapas de substractor para construirlo, del mismo modo que para el
sumador binario de n bits.

Ilustración 28 substractor binario de n bits

Otra forma es utilizar la representación en complemento a 1 o 2 para realizar la resta de dos

números binarios mediante un sumador. Para obtener el complemento a 2 se toma el
complemento a 1 y se suma 1 al bit menos significativo. El complemento a 1 se implementa
fácilmente con circuitos inversores en paralelo. Utilizando el complemento a 1 y una entrada de
sumador sin utilizar para sumar 1 se consigue el complemento a 2 a bajo costo.

Ilustración 29
 - PEyED
En la resta de complemento a 2, si hay acarreo se desprecia, y si no hay, debemos corregir el
resultado complementando a 2 el resultado.

Las operaciones suma y resta pueden combinarse en un solo circuito con un sumador binario
común. Esto se logra incluyendo una puerta XOR con cada sumador completo. Debemos de
poner una entrada que nos indique la operación que vamos a realizar: suma o resta (S’/R).
Cuando S’/R=0, el circuito es sumador; cuando S’/R=1, se comporta como restador.

Ilustración 30

El funcionamiento de este circuito se puede ver fácilmente con la siguiente tabla de verdad:

Ilustración 31Tabla de verdad

SISTEMA COMBINACIONAL CON CI MSI Y LSI.

DECODIFICADORES:Los decodificadores son circuitos combinacionales basados en puertas
lógicasque trasforman un código de tipo binario en código decimal. Su función consisteen
activar una sola de sus salidas dependiendo del estado lógico en que seencuentren sus
entradas. Tienen "n" entradas y 2nsalidas.Implementar un decodificador de 2 entradas y 4 líneas
de salida, se tendrá lasiguiente tabla de verdad y circuito.

15
 - PEyED

Ilustración 32Tabla de verdad y circuito msi

DECODIFICADOR DE 7 SEGMENTOS:

Existen circuitos integrados de decodificadores como: el circuito TTL 7446, 7447 y 7448 que con
cuatro entradas (A, B, C y D) en código binario BCD produce siete salidas (a, b, c, d, e, f y g) activas
a nivel bajo (0V) capaces de suministrar corriente a los leds de un display de 7 segmentos. El 7446
con sus salidas en colector abierto (30V), el 7447 también con sus salidas en colector abierto (15V)
y el 7448 con salida de potencia y resistencia interna de 2 kilo ohmios. Tienen además las siguientes
entradas de control:

•RBI= entrada de propagación de borrado activa a nivel bajo (0V): a nivel bajo (0V) apaga el
display, siempre que LT esté a nivel alto (5V) y todas las entradas A, B, C y D estén a nivel bajo (0V).
Además, pone la salida RBO a nivel bajo (0V) para que se pueda propagar el borrado.

•LT = prueba de lámpara: a nivel bajo (0V) todos los segmentos de salida seencienden (salidas a
nivel bajo 0V), siempre que BI esté a nivel alto (5V).

•BI/RBO= borrado prioritario a nivel bajo (0V): con BI a nivel bajo (0V) apaga el display,
independientemente de las demás entradas. Actúa también como salida indicadora de
apagado del display RBO.

Realizar la implementación y la tabla de verdad del circuito que se muestra a continuación:

Ilustración 33

16
 - PEyED

Temporizador 555
El dispositivo 555 es un circuito integrado muy estable cuya función primordial es la de producir
pulsos de temporización con una gran precisión y que, además, puede funcionar como
oscilador.

Sus características más destacables son:

 Temporización desde microsegundos hasta horas.

 Modos de funcionamiento:
o Monoestable.
o Astable.
 Aplicaciones:
o Temporizador.
o Oscilador.
o Divisor de frecuencia.
o Modulador de frecuencia.
o Generador de señales triangulares.

Pasemos ahora a mostrar las especificaciones generales del 555 (Vc = disparo):
Especificaciones generales del 555
5- 10- 15-
Vcc Notas
Voltios Voltios Voltios

Varia con el Mfg y el

Frecuencia máxima (Astable) 500-kHz a 2-MHz
diseño

Nivel de tensión Vc (medio) 3.3-V 6.6-V 10.0-V Nominal

Error de frecuencia (Astable) ~ 5% ~ 5% ~ 5% Temperatura 25° C

Error de temporización
~ 1% ~ 1% ~ 1% Temperatura 25° C
(Monoestable)

Máximo valor de Ra + Rb 3.4-Meg 6.2-Meg 10-Meg

Valor mínimo de Ra 5-K 5-K 5-K

Valor mínimo de Rb 3-K 3-K 3-K

Reset VH/VL (pin-4) 0.4/<0.3 0.4/<0.3 0.4/<0.3

Corriente de salida (pin-3) ~200ma ~200ma ~200ma

17
 - PEyED
A continuación se mostrarán los modos de funcionamiento que posee este circuito integrado. En
los esquemas se hace referencia al patillaje del elemento, al igual que a las entradas y salidas de
cada montaje.

Volver

Funcionamiento monoestable

Cuando la señal de disparo está a nivel alto (ej. 5V con Vcc 5V) la salida se mantiene a nivel
bajo (0V), que es el estado de reposo.

Una vez se produce el flanco descendente de la señal de disparo y se pasa por el valor de
disparo, la salida se mantiene a nivel alto (Vcc) hasta transcurrido el tiempo determinado por la
ecuación:

T = 1.1*Ra*C

Es recomendable, para no tener problemas de sincronización que el flanco de bajada de la señal de

disparo sea de una pendiente elevada, pasando lo más rápidamente posible a un nivel bajo (idealmente
0V).

NOTA: en el modo monoestable, el disparo debería ser puesto nuevamente a nivel alto antes que termine
la temporización.

Funcionamiento astable

18
 - PEyED

En este modo se genera una señal cuadrada oscilante de frecuencia:

F = 1/T = 1.44 / [C*(Ra+2*Rb)]

La señal cuadrada tendrá como valor alto Vcc (aproximadamente) y como valor bajo 0V.

Si se desea ajustar el tiempo que está a nivel alto y bajo se deben aplicar las fórmulas:

Salida a nivel alto: T1 = 0.693*(Ra+Rb)*C

Salida a nivel bajo: T2 = 0.693*Rb*C

Aplicaciones avanzadas para el 555/556 (ART535S)

Los circuitos integrados 555 (timer) y 556 (doble temporizador) se utilizan en una infinidad de
aplicaciones prácticas muy simples en su mayoría, como bloques básicos astables y
monoestable. Sin embargo, las posibilidades de uso de estos componentes son infinitas y algunas
llevan a circuitos bastante avanzados. En este artículo describimos algunas aplicaciones poco
comunes de estos componentes que pueden atender al lector que busca una aplicación
sofisticada que un simple 555 o 556 puede realizar.

El circuito integrado 555 consiste en un temporizador que tanto puede funcionar en la

configuración monoestable como asequible para frecuencias de hasta 500 kHz, mientras que el
556 consiste en un doble 555 con las mismas características.

19
 - PEyED

En las aplicaciones comunes el 555 o el 556 se conectan como monoestable o astables con
algunos componentes externos que determinan la temporización.

En la configuración monoestable la temporización máxima lograda está en torno a 2 horas dada

la influencia de las fugas de los condensadores de valores elevados que deben ser usados en
este caso.

En la aplicación asequible la frecuencia máxima de operación es alrededor de 500 kHz.

Recordamos que existe una versión CMOS del 555 (TLC7555) que presenta características de bajo
consumo en reposo y que puede alcanzar tanto temporizaciones y frecuencias de valores más
elevados.

Sin embargo, agregando otros componentes y circuitos de realimentación es posible llevar estos
circuitos a comportamientos bastante sofisticados.

Los circuitos que presentamos en este artículo se sugieren en la AN170 de Philips.

TIMER SECUENCIAL
Esta no es una aplicación tan sofisticada, pues usa los dos temporizadores de un 556 en su
configuración normal de monoestable. El circuito mostrado en la figura 2 produce dos intervalos
de tiempo.

20
 - PEyED

Ilustración 34Circuito Fgura 2

El primero es dado por el resistor de 1 M ohms y el condensador de 1 uF conectados a los pinos 1

y 2 mientras que el segundo intervalo es dado por el condensador de 130 k ohms y el resistor de
47 uF conectados a los pines 12 y 13. Cuando un pulso negativo se aplica a la entrada el circuito
dispara y la primera temporización comienza con la salida 1 yendo al nivel alto y la 2
permaneciendo en el nivel bajo. Al final de la primera temporización la salida 1 vuelve al nivel
bajo y la salida 2 pasa al nivel alto.

TIMER PARA LONGOS INTERVALOS

El circuito mostrado en la figura 3 posibilita el accionamiento de una carga después de tiempos
que puede extenderse hasta 4 horas.

Ilustración 35Ciruito figura 3

21
 - PEyED
La primera mitad del 556 que funciona como un estable cuya frecuencia depende
básicamente de RA, RB y C funciona como reloj accionando un contador de largos intervalos del
tipo N8281.

Conforme la salida seleccionada tendremos intervalos que pueden ir de media hora hasta 4
horas. Las muñecas de esta salida dispara el monoestable con la otra mitad del 556 que activa
una carga por un intervalo de tiempo dado por R y C. Para una resistencia de 1 M ohms y un
condensador de 1 000 uF tenemos un accionamiento por aproximadamente 15 minutos.

La precisión del circuito depende fundamentalmente de la precisión de la red temporizadora RA,

RB y C.

TACOMETRO
El circuito presentado en la figura 4 se puede utilizar en el coche con motores que utilizan
platinados convencionales para indicar la rotación en un instrumento de bobina móvil de 50 uA.

Ilustración 36figura 4

El único ajuste se realiza en el trimpot en serie con el instrumento.

22
 - PEyED
El circuito funciona como un convertidor de frecuencia / tensión cuya escala está determinada
básicamente por la red de tiempo conectada a los pines 6 y 7 del circuito integrado.

Los diodos zener son de 1 W y el circuito se puede utilizar en otras aplicaciones que implican la
indicación de frecuencia o rotaciones de un motor con el uso de un transductor apropiado.

Señal de Barrido Para el Osciloscopio

El circuito mostrado en la figura 5 puede ser usado para generar una señal de barrido de
osciloscopio disparado por una señal externa.

El punto de disparo se ajusta en el potenciómetro P1 mientras que P2 es un control de sensibilidad

que debe ajustarse en función de la intensidad de la señal externa.

El circuito funciona con señales de hasta 1 MHz dadas tanto las características del 555 y del
amplificador operacional.

Vea que los condensadores de salida para la generación de la rampa se seleccionan de

acuerdo con el rango de frecuencias. P3 hace justamente el ajuste del tiempo de ascenso de la
rampa en función de la frecuencia de la señal de entrada.

Los diodos son de uso general como los 1N4148 o equivalentes y la fuente de alimentación para
el amplificador operacional debe ser simétrica.

23
 - PEyED
GENERADOR DE SALVA DE TOM
El circuito mostrado en la figura 6 genera un tren de pulsos cuya frecuencia está determinada
por la red conectada a los pines 2, 6 y 7 del circuito integrado y la duración determinada por el
condensador de 50 uF.

Ilustración 37figura 5

Estos componentes se pueden cambiar en una amplia gama de valores en función de la

aplicación deseada para el circuito.

Cuando S1 se presiona el circuito entra en funcionamiento produciendo la salvación de señales

de salida.

CONVERSOR TENSIÓN / DURACIÓN DE PULSO

El circuito mostrado en la figura 7 convierte una tensión de entrada en pulsos de duración
proporcional.

24
 - PEyED

Una precisión mejor que el 1% en la conversión se puede lograr gracias al sistema de

realimentación con un transistor.

Observe que el circuito necesita una fuente de alimentación simétrica para el amplificador
operacional.

Una característica importante del circuito es que la duración del pulso se altera con la tensión,
pero la frecuencia se mantiene estable no modificando lo que puede ser una característica
exigida para muchas aplicaciones prácticas.

El rango de duración de pulsos y, por lo tanto, de frecuencia depende de los componentes

conectados al pin 6 y 7 del circuito integrado 555.

CONTROL DE SERVO
El circuito mostrado en la figura 8 permite el control de un servomotor a partir de un oscilador
remoto usando un 555.

25
 - PEyED

Además del circuito integrado 555 el circuito utiliza un NE544 que es un amplificador para control
de servo que ya posee las etapas de potencia para este tipo de aplicación.

Observe que el servo usado tiene un potenciómetro de realimentación de 50k ohms que
determina su posición.

De esta forma, la tensión generada por el 555 que es función de su frecuencia va a ser
comparada con la tensión dada por la posición del potenciómetro de realimentación
determinando así su posición de parada.

En otras palabras, en este circuito la posición del servo depende de la frecuencia del oscilador
formado por el 555.

AISLADOR DE PULSO
El circuito mostrado en la figura 9 genera pulsos de hasta 200 V bajo corriente de hasta 200 uA
con total aislamiento del circuito de entrada.

26
 - PEyED

Los pulsos de corta duración producidos por el 555 que se ajustan por los componentes
conectados a los pines 2, 6 y 7 del 555 se aplican a un transformador de pulso que utiliza un
núcleo de ferrita Ferrox Cube.

Estos pulsos se colocan a un circuito de control disparado que emplea un opto-aislador con SCR
de Monsanto (pueden ser experimentados equivalentes, dada las dificultades en obtener el tipo
original).

El ajuste de la corriente y de la tensión de salida se realiza simultáneamente por un

potenciómetro doble conectado a la salida. Los capacitores de 1 nF en el circuito de salida
determinan la forma del pulso obtenido.

Las tensiones indicadas junto a los diodos son las tensiones inversas de pico mínimo requeridas
para los tipos utilizados en la aplicación. Diodos como el 1N4007 se pueden utilizar para el caso
de 400 V y

27
 - PEyED

Referencias

(18 de agosto de 2010). Obtenido de https://sites.google.com/:

https://sites.google.com/site/ovaselectronica/CONTENIDOS/compuerta-NAND

EcuRed. (27 de junio de 2011). EcuRed. Obtenido de

https://www.ecured.cu/Compuertas_L%C3%B3gicas

Nave, M. O. (s.f.). Obtenido de hyperphysics: http://hyperphysics.phy-

astr.gsu.edu/hbasees/Electronic/nand.html#c4

28