Beruflich Dokumente
Kultur Dokumente
Architecture du TMS320C64
Unités fonctionnelles
Deux chemins de données : A et B
Chaque chemin contient 4 unités de traitement :
.M : Multiplication
.L : Opération logique et arithmétique
.S : Branchement et manipulation binaire
.D : Chargement et stockage des données
64 registres de 32 bits (A0 à A31) et (B0 à B31)
2 chemins croisés (1x et 2x) (cross path)
Chemin de données A Chemin de données B
Chemin croisé
t1 t2 t3 t4 t5 t6 t7 t8 t9
Fetch F1 F2 F3 F4 F5 F6 … … …
Decode D1 D2 D3 D4 D5 D6 … …
Execute E1 E2 E3 E4 E5 E6 …
PG PS PW PR DP DC E1 E2 E3 E4 E5 E6
PG PS PR
PW
Génération Transmission de Réception et lecture
Attente accès
d’adresse l’adresse du PF
mémoire
Dans le CPU (à la mémoire) (au CPU)
DP
DC
Répartition des instructions
Décodage des PEs
d’un PF sous forme de PE
E1 E5
courtes inst (ADD, E2 E3; E4 Chargement E6
SUB, AND, OR, Instruction MPY Slots de des valeurs Branchement
XOR, etc…) retard dans un registre
Cycle = 1
B .S1
MVK .S1 Program Fetch Decode Execute Done
ADD .L1 PG PS PW PR DP DC E1 E2 E3 E4 E5 E6
B
ADD .L1 MVK
MPY .M1 ADD
ADD
MPY .M1 MPY
LDW .D1 MPY
LDW
LDB .D1 LDB
ADD .L1
Cycle = 3
MPY .M1
Program Fetch Decode Execute Done
MPY .M1
PG PS PW PR DP DC E1 E2 E3 E4 E5 E6
LDW .D1
B
LDB .D1 MVK
ADD
FP3 FP2 ADD
MPY
MPY
LDW
LDB
Cycle = 4
B .S1
MVK .S1 Program Fetch Decode Execute Done
ADD .L1 PG PS PW PR DP DC E1 E2 E3 E4 E5 E6
ADD .L1 B
MVK
MPY .M1 ADD
PF4 FP3 FP2 ADD
MPY .M1 MPY
LDW .D1 MPY
LDW
LDB .D1 LDB
B .S1 Cycle = 5
MVK .S1
PF Decode Execute Done
ADD .L1
PF DP DC E1 E2 E3 E4 E5 E6
ADD .L1
MPY .M1 B
MVK
MPY .M1 ADD
PF2 ADD
LDW .D1
MPY
LDB .D1 MPY
LDW
LDB
B
MVK
ADD
PF2 ADD
MPY
MPY
LDW
LDB
B
MVK
ADD
PF2 ADD
MPY
MPY
LDW
LDB
B
MVK
ADD
PF2 ADD
MPY
MPY
LDW
LDB
B
MVK
ADD
PF2 ADD
MPY
MPY
LDW
LDB
B
MVK
ADD
PF2 ADD
MPY
MPY
LDW
LDB
B
MVK
ADD
PF2 ADD
MPY
MPY
LDW
LDB
B .S1 Cycle = 5
|| MVK .S2 PF Decode Execute Done
PF DP DC E1 E2 E3 E4 E5 E6
ADD .L1
B
|| ADD .L2 MVK
|| MPY .M1 ADD
ADD
MPY
MPY .M1
MPY
|| LDW .D1 LDW
|| LDB .D2 LDB
B .S1 Cycle = 6
|| MVK .S2 PF Decode Execute Done
PF DP DC E1 E2 E3 E4 E5 E6
ADD .L1
B
|| ADD .L2 MVK
|| MPY .M1 ADD
ADD
MPY
MPY .M1
MPY
|| LDW .D1 LDW
|| LDB .D2 LDB
ADD
ADD
MPY
MPY
LDW
LDB
ADD
ADD
MPY
MPY
LDW
LDB
ADD
ADD
MPY
MPY
LDW
LDB
ADD
ADD
MPY
MPY
LDW
LDB
ADD
ADD
MPY
MPY
LDW
LDB
B
MVK
ADD
ADD
MPY
MPY
LDW
LDB
Cycle = 5
B .S1 PF Execute Done
Decode
|| MVK .S2
PF DP DC E1 E2 E3 E4 E5 E6
|| ADD .L1
|| ADD .L2 B
MVK
|| MPY .M1 ADD
ADD
|| MPY .M2 MPY
|| LDW .D1 MPY
LDW
|| LDB .D2 LDB
B
MVK
ADD
ADD
MPY
MPY
LDW
LDB
B
MVK
ADD
ADD
MPY
MPY
LDW
LDB
B
MVK
ADD
ADD
MPY
MPY
LDW
LDB
B
MVK
ADD
ADD
MPY
MPY
LDW
LDB