Sie sind auf Seite 1von 18

III.

1) GENERAL PURPOSE TIMER ‘COMPTEUR’

Mode de comptage des GPTimers


Continious UP/DOWN
Exemple 1:
T1CON.TMODE = 1
T1CON.TCLKS = 00
T1CON.TPS = 000
T1PR = 3
T1CNT=0

3 3
2 2 2 2
1 1 1 1
T1CNT Reg. 0 0 0

14

CPUCLK
III.1) GENERAL PURPOSE TIMER ‘COMPTEUR’

Mode de comptage des GPTimers


Continious UP
Exemple 2:
T1CON.TMODE = 2
T1CON.TCLKS = 00
T1CON.TPS = 000
T1PR = 3
T1CNT=0

3 3 3
2 2 2
1 1 1
T1CNT Reg. 0 0 0 0

CPUCLK
III.2) Unité de
comparaison

16
III.2) UNITÉ DE COMPARAISON
Reset PIE
2
EV Control Registers / Logic
/ TCLKINA / TDIRA
ADC Start

GP Timer 1 Compare Output Logic T1PWM_T1CMP


GP Timer 1

Compare Unit 1 PWM1


PWM Circuit Output Logic
Data Bus

PWM2
Compare Unit 2 PWM Circuit Output Logic PWM3
PWM4
Compare Unit 3 PWM Circuit Output Logic PWM5
PWM6

GP Timer 2 Compare Output Logic T2PWM_T2CMP


GP Timer 2

CLK QEP
MUX DIR Circuit

• CAP1/QEP1
Capture Units • CAP2/QEP2
• CAP3/QEPI1
III.2) UNITÉ DE COMPARAISON

 On a trois unités de comparaison dans chaque EV

 Chaque unité sert à générer un pair (deux) de signaux de


Modulation de Largeur d’Impulsion (PWM: Pulse Width
Modulation)

 Les trois unités Fullcompare utilisent le GPT1 (GPT 3)


comme base de temps

 L’une des utilisation du signal PWM dans l’automatique


est la commande des systèmes, exemple: moteur à
courant continu

18
III.2) UNITÉ DE COMPARAISON

 Le signal PWM est un signal de forme carré caractérisé


par:
1. Une période
𝑻𝑶𝑵
2. Un rapport cyclique 𝜶 (𝜶 = ), tel que 𝟎 ≤ 𝜶 ≤ 𝟏
𝑻𝒑𝒘𝒎

3. Un mode (Symétrique ou Asymétrique)

𝑻𝑶𝑵

Période
19
𝑻 𝟏
𝒑𝒘𝒎=
𝒇𝒑𝒘𝒎
III.2) UNITÉ DE COMPARAISON

 Le signal PWM est le résultat d’une comparaison entre


les valeurs de deux registres:
 Un registre contient le résultat d’un comptage qui ne
s’arrête jamais
 l’autre registre appelé ‘Compare’ contenant une valeur
fixe sélectionnée par l’utilisateur,

Pr Pr Pr
Valeur du
comptage

CMPR

𝑻𝑶𝑵 Période
𝑻𝒑𝒘𝒎
20
Signal PWM
(Active High)
III.2) UNITÉ DE COMPARAISON

 En modifiant la période du compteur on peut


configurer :
1. La fréquence du signal PWM 𝒇𝑷𝑾𝑴
2. Le rapport cyclique 𝜶 à travers le 𝑻𝑶𝑵
 Si on modifie la valeur compare, de l’autre part,
seulement le rapport cyclique 𝜶 qui change.
Pr Pr
Valeur du
comptage

CMPR

𝑻𝑶𝑵

Nouvelle période
𝑻𝒑𝒘𝒎
21

Signal PWM
(Active High)
III.2) UNITÉ DE COMPARAISON

Pr Pr Pr
Valeur du
comptage

CMPR

Deux parties
symetriques

Signal PWM
(Active High)

Période PWM

 On a une symétrie dans le signal PWM


22
 On dit que le mode du signal PWM dans ce cas est
symétrique
III.2) UNITÉ DE COMPARAISON

 Considérons maintenant cette situation:


Pr Pr Pr
Valeur du
comptage

CMPR

Pas de
symétrie

Signal PWM
(Active High)

Période PWM

 On n’a plus la symétrie dans le signal PWM


23
 On dit que le mode du signal PWM dans ce cas est
‘asymétrique’
III.2) UNITÉ DE COMPARAISON

 Il est claire que le mode du signal PWM dépend du mode de


comptage:
a. Si le comptage est ‘Continious UP/Down’  le mode est
symétrique
b. Si le comptage est ‘Continious UP’  le mode est Asymétrique

 Donc les paramètres qui influencent sur les caractéristiques


du signal PWM sont:
1. La période du comptage qui influence sur la fréquence 𝒇𝒑𝒘𝒎 & le
rapport cyclique 𝜶
2. La valeur fixe du Compare qui influence sur le rapport cyclique
𝜶
3. Le mode du comptage qui influence sur le mode du signal PWM

 24 et
Essayons maintenant de déduire les expressions de 𝒇𝒑𝒘𝒎
de 𝜶 en fonction de ces paramètres
III.2) UNITÉ DE COMPARAISON
Période
PWM
Pr Pr Pr
Valeur du
comptage

CMPR
PWM
symétrique
𝑻𝑶𝑵
Signal PWM
(Active High)

Pr Pr Pr
Valeur du
comptage

CMPR

PWM
asymétrique
𝑻𝑶𝑵 Période PWM
25
Signal PWM
(Active High)
III.2) UNITÉ DE COMPARAISON

 D’où, on a les expression suivantes:


𝑯𝑺𝑷𝑪𝑳𝑲
𝒇𝒑𝒘𝒎 =
𝑻𝑷𝑺 ∙ 𝑷𝑹 ∙ 𝒏
𝑪𝑴𝑷𝑹
𝜶=
𝑷𝑹
Avec:
𝒇𝒑𝒘𝒎 : La fréquence du signal PWM résultat
𝑯𝑺𝑷𝑪𝑳𝑲 : Le signal d’horloge interne au DSP de fréquence
de 75 MHz
𝑻𝑷𝑺 : Le diviseur du signal d’horloge 𝒇𝒉𝒐𝒓𝒍𝒐𝒈𝒆 =
𝑯𝑺𝑷𝑪𝑳𝑲
𝑻𝑷𝑺
𝑷𝑹 : La période du compteur
𝑪𝑴𝑷𝑹 : La valeur fixe du compare
𝟏 𝒔𝒊 𝒍𝒂 𝑷𝑾𝑴 𝒆𝒔𝒕 𝑨𝒔𝒚𝒎é𝒕𝒓𝒊𝒒𝒖𝒆
𝒏 : une constante telle que 𝒏 ቐ 26
𝟐 𝒔𝒊 𝒍𝒂 𝑷𝑾𝑴 𝒆𝒔𝒕 𝑺𝒚𝒎é𝒕𝒓𝒊𝒒𝒖𝒆
III.2) UNITÉ DE COMPARAISON

 Le TMS320F2812 peut générer jusqu’à 16 signal PWM


 Chaque Event Manager peut donc générer 8 signal
PWM:
a. Event Manager A
• GPTimer1 génère son propre signal PWM appelé ‘T1PWM’, ce
signal est configuré par les registres:
▪ Période du comptage : T1PR
▪ Valeur fixe du compare : T1CMPR
▪ Configuration du compteur: T1CON

• GPTimer2 génère son propre signal PWM appelé ‘T2PWM’, ce


signal est configuré par les registres:
▪ Période du comptage : T2PR
▪ Valeur fixe du compare : T2CMPR
27
▪ Configuration du compteur: T2CON
III.2) UNITÉ DE COMPARAISON

a. Event Manager A
• Unité FullCompare1 génère un pair (deux) de signaux PWM
appelés ‘PWM1’ & ‘PWM2’, ces signaux sont configurés par :
▪ Période du comptage : T1PR
▪ Valeur fixe du compare : CMPR1
▪ Configuration du compteur: T1CON

• Unité FullCompare2 génère un pair (deux) de signaux PWM


appelés ‘PWM3’ & ‘PWM4’, ces signaux sont configurés par :
▪ Période du comptage : T1PR
▪ Valeur fixe du compare : CMPR2
▪ Configuration du compteur: T1CON

• Unité FullCompare3 génère un pair (deux) de signaux PWM


appelés ‘PWM5’ & ‘PWM6’, ces signaux sont configurés par :
▪ Période du comptage : T1PR 28
▪ Valeur fixe du compare : CMPR3
▪ Configuration du compteur: T1CON
III.2) UNITÉ DE COMPARAISON

 Voici le schéma bloque d’une unité de comparaison


‘FullCompare Unit’
ACTRA . 11 - 0

Shadowed
T1CNT . 15 - 0
Compare
Action Control
GP Timer 1 Register
Counter

DBTCONA . 11 - 2

Compare Dead Band Output


Logic Units Logic PWMy, y+1

COMCONA . 9
FCOMPOE
Compare
Register

Shadowed 29
Note: x = 1, 2, 3; y = 1, 3, 5
CMPRx . 15 - 0
III.3) Unité de capture

30
III.3) UNITÉ DE CAPTURE
Reset PIE
2
EV Control Registers / Logic
/ TCLKINA / TDIRA
ADC Start

GP Timer 1 Compare Output Logic T1PWM_T1CMP


GP Timer 1

Compare Unit 1 PWM1


PWM Circuit Output Logic
Data Bus

PWM2
Compare Unit 2 PWM Circuit Output Logic PWM3
PWM4
Compare Unit 3 PWM Circuit Output Logic PWM5
PWM6

GP Timer 2 Compare Output Logic T2PWM_T2CMP


GP Timer 2

CLK QEP
MUX DIR Circuit

• CAP1/QEP1
Capture Units • CAP2/QEP2
• CAP3/QEPI1

Das könnte Ihnen auch gefallen