Architechture d'

ordinateur

lamps élèctriques Trasistor Geramium Personnal Computer Main Topic 2

Evolution Historique
Transistor Silicium (Silicon) Circuit intgrés
Architecture de Von Neumann Structure d'un ordinateur

première génération d’ordinateur à

amélioration de pérformance
Resistance de haute temperature base de tube à vide

ENIAC en 1953 : 30 tonnes - 20

MÉMOIRE MODULAIRE MÉMOIRE ENTRELACÉE registres - 10 chiffres par registre
UC MC
liésant entre language bas niveau et
language matériel Niveau registre Niveau d'écriture
LA STRUCTURE DE LA " MC " EST Niveau electrique
AUSSI IMPORTANTE Unité Centrale (Processeur) Mémoire Centrale
Traduction Interprétation
DEMANDE D'ACCES AU MEMOIRE
PAR PLUSIEUR CPU
Mémoire
RISQUE COLLISION Information disponible dans
Stockage des opérandes et
Chargé dans le registre RAM RIM ( temps d’accès) Principalement
Mémoir de CPU Haute vitesse résultats intermédiaires
L’adressage de la mémoire Registres du CPU
L'ECTURE D'UNE INFORMATION
Activé commande lécture Hiérarchie des mémoires tampon entre le CPU
Mémoire à semi-conducteur Limité le nembre d'accées au MC Antéméoire
Mémoire rapide de faible capacité et la mémoire centrale
TEMPS D'ACCES : temps nécessaire Antémémoire
Mémoire magnétique Temps d'accés Capacité
pour effectuer une opération de lecture
TYPES stocke toutes les informations
R/W : commande de lecture/écriture ou d’écriture.
Mémoire optique k bits Type Mémoire centrale
Mémoir D'appui
Rque: L’idéal serait d’avoir une mémoire
quasi-permanente BUS ADDRESSES RAM DECODEUR STRUCTURE INTERNE [ MEMOIRE ] PERFORMANCE Grande capacité à coup réduit
centrale très grande et très rapide, mais Mémoires auxiliaires
Disque, ROM
f° de temps cette solution
2^k bits
temporaire est trop coûteuse et trop complexe L’intermédiaire entre la MC et la
RAM (Registre d’adresse Mémoire )
RAM •Bus d’adresses de taille k bits mémoire MEMOIR AUXILIARE
•Bus de données de taille n bits RIM Entrée-sortie Mémoire d’appui
Durée De mémorisation
sensible RIM ( Registre d’information mémoire )
Volatile RAM n bits
f° de Alimentation Sélection Taux de transfert Taille des transferts Synchronisation.
DECODEUR BUS DE DONNEES
insensible
Disque – La capacité = 2k Mots mémoire UAL
– La capacité = 2k * n Bits
permet de sélectionner un mot mémoire.
k : taille bus @ n : taille bus données
Unité de commande

Mémoire général il y a plus d'un périphérique, qui

peuvent avoir plusieurs choses à dire Execution sans interruption

RAM ROM

MC
Statique Dynamique Associative Programmable ROM à masque
De quoi elle s'agit ?
->Caractéristiques de la mémoire centrale
base de bascules de type D faible taux d’intégration temps d'acces rapide base de condensateurs très grand taux d’intégration plus simples temps d’accès plus long • La mémoire centrale est réalisé a base de semi-conducteurs. Controleurs E/S
PROM à fusible EPROM EEPROM
• La mémoire centrale est une mémoire vive : accès en lecture et écriture. 1 - Recherche d'emplacement dans
• La mémoire centrale est dite à accès aléatoire (RAM : Random Acces Memory) la mémoir pour l'instruction 2 - Decodage 3 - Traitement 4 - Renvoi De resultat
opération
Utilisation pour mémoir cache c'est-à-dire que le temps d'accès à l'information est indépendant de sa place en
mémoire. 68000 - 68020 - 68030
CPU Interprétation Motorola
• La mémoire centrale est volatile : la conservation de son contenu nécessite la Language machine
EXP :
permanence de son alimentation électrique. Exuction Intel
8080 - 8086 - 80286 - 80386 - i486 - Pentium

• Un temps d’accès à une mémoire centrale est moyen mais plus rapide que les
language binaire
mémoires magnétiques .
• La capacité d’une mémoire centrale est limitée mais il y a toujours une possibilité
d’une extension. Zone Opération Zone Adresse
• Pour la communication avec les autres organes de l’ordinateur, la mémoire
centrale utilise les bus ( bus d’adresses et bus de données)