CHAPITRE I  : Le microprocesseur 8085

I.1 INTRODUCTION
Avant l’avènement des microprocesseurs, les systèmes logiques étaient conçus à
l’aide de circuits intégrés logiques accomplissant les opérations logiques fondamentales
ainsi que des fonctions de multiplexage, de démultiplexage c’est-à-dire d’aiguillage, de
décalage, de sélection et aussi des opérations arithmétiques. Le concepteur organisait
son système à l’aide d’un organigramme (encore appelé ordinogramme), puis, à l’aide
d’un générateur de séquences logiques, il concevait son système en assemblant, comme
un jeu de construction, des circuits en boîtier DIL (Dual in Line), puis faisait réaliser
des liaisons câblées entre les broches de sortie ou d’entrée des différents boîtiers, c’est
ce qu’on désigne par logique câblée.
L’apparition des microprocesseurs sur le marché permet de concevoir
tout autrement un système logique. Le microprocesseur est une séquence de la
miniaturation des circuits intégrés : c’est un circuit VLSI (Very Large Scale Integration
), c’est à dire résultant d’une intégration à très grande échelle de plusieurs milliers de
transistors sur un carré de quelques millimètres de côté et appelé « PUCE » (wafer en
anglais). La technologie MOS, qui se prête à une forte densité d’intégration, a permis
d’intégrer sur une seule puce, l’unité centrale d’un ordinateur, appelée aussi processeur
d’où le nom donné à ce nouveau composant : Microprocesseur. Toutefois, puisque ce
n’est plus un circuit déstiné à réaliser une fonction logique, mais des dizaines de
fonctions, en envoyant au microprocesseur un mot binaire de 8 bits ou de 16 bits par
exemple. Ce mot binaire est une instruction puisqu’il est en effet chargé d’instruire le
microprocesseur de la fonction réalisée. Aussi pour faire fonctionner notre système, il
faudra pévoire une suite ordonnée d’instructions et ce qu’on appelle un programme.
Une telle logique est appelée logique programmée et elle correspond au logiciel
(traduction de software).
Le premier microprocesseur introduit par Intel en 1971 est le 4004 à
quatre (04) bits et le 8008 à huit (08) bits. En 1974 c’etait la reéalisation du 8080 qui
gère des mots de huit bits , d’un bus d’adresse de seize (16) bits et d’un pointeur de pile
de seize (16) bits. Ce microprocesseur (8080) nécessite trois alimentations +5 , -5 et
+12v.

1
CHAPITRE I  : Le microprocesseur 8085

Le circuit 8085 est une amélioration du microprocesseur 8080 ; il est d’abord

l’intégration sur une seule puce du 8080, de l’horloge 8224 et du système de contrôle
8228. Cependant , le bus d’adresse A0 à A15 n’est pas directement fourni sur les broches
du 8085. Les huit bits d’adresse poids faibles A0 à A7 sont fournis sur le bus de donnée
pendant un temps relativement court mais suffisamment long pour permettre un
verrouillage de ces huit bits d’adresse. Donc ces huit bits peuvent jouer le rôle d’un bus
de données après que le microprocesseur 8085 délivre une commande de verrouillage
pour signaler à quel moment les bits A0 à A7 peuvent être prélevés : cette commande est
le signal ALE (Adress Latch Enable).
Le microprocesseur 8085 ne nécessite qu’une seule alimentation +5v.

I.2 DIAGRAMME DE BROCHAGE ET FONCTIONS

Le microprocesseur 8085 est contenu dans un boîtier DIP à 40 broches :

X1 1 40 Vcc
X2 2 39 HOLD
Reset out 3 38 HLDA
SOD 4 37 CLOCKOUT
SID 5 36 RESET IN
TRAD 6 35 READY
RST 7.5 7 34 IO/M
RST 6.5 8 33 S1
RST 5.5 9 32 RD
8085
INTR 10 31 WR
INTA 11 30 ALE
AD0 12 29 S0
AD1 13 28 A15
AD2 14 27 A14
AD3 15 26 A13
AD4 16 25 A12
AD5 17 24 A11
AD6 18 23 A10
AD7 19 22 A9
Vss 20 21 A8

Fig-I.1 Diagramme de brochage de l’UCM 8085.

2
CHAPITRE I  : Le microprocesseur 8085

I.3 TABLEAU DES FONCTIONS DES BROCHES DU 8085

Broches Description Type

AD0-AD7 Bus d’adresse / données Bidirectionnel , 3 états
A8-A15 Bus d’adresse Sorties , 3 états
ALE Validation de verrou d’adresse Sortie
RD Commande de lecture Sorties , 3 états
WR Commande d’écriture Sorties , 3 états
IO/M Indicateur E/S ou mémoire Sorties , 3 états
S0, S1 Indicateur d’états de bus Sortie
READY Requête de mode d’attente Entrée
SID Entrée de données sérielles Entrée
SOD Sortie de données sérielles Sortie
HOLD Requête d’attente Entrée
HLDA Accusé de réception d’attente Sortie
INTR Requête d’interruption Entrée
TRAP Requête d’interruption non masquable Entrée
RST 5.5 Entrée
RST 6.5 Requête d’interruption matérielles Entrée
RST 7.5 véctorisées Entrée
INTA Accusé de réception d’interruption Sortie
RESET IN Réinitialisation Système Entrée
RESET OUT Réinitialisation périphérique Sortie
X1, X2 Connexion cristal ou RC Entrée
CLK Signal d’horloge Sortie
VCC, VSS Alimentation, Terre

I.4 Les signaux du 8085

1. Ready : une entrée permet comme avec le 8080 l’utilisation de mémoires lentes.
Cette entrée informe l’unité centrale qu’un périphérique est prêt à émettre ou
recevoir des données .
Clear
Clck
Bascule
Sortie clk Bascule
Q Ready
8085
D 8085 D
+1 Q D
D ALE

Fig-I.2 : Circuit de génération de l’état d’attente

3
CHAPITRE I  : Le microprocesseur 8085

La figure ci-dessus permet la génération d’un état wait (état d’attente) dans chaque
cycle machine du 8085.
2. IO/M : Sélection de la destination de la commande de lecture ou d’écriture :
- Mémoire si IO/M =0.
- Circuit périphérique (organe d’E/S) si IO/M=1.
3. RD/WR : Sorties de commande d’écriture ou de lecture sont utilisées pour informer
les unités mémoires ou d’E/S qu’il est temps d’envoyer ou de recevoir des données
via le bus de données.
1. ALE : signal de sortie génère une commande de verrouillage au moment adéquat
permettant le multiplexage des huit bits d’adresses de poids faibles entre le bus
d’adresse et le bus de données.
2. HOLD, HLDA : Sont respectivement la demande d’accès direct mémoire (DMA)
et l’autorisation d’accès direct mémoire.
- HOLD :Notifie à l’unité centrale de micro-traitement qu’une autre unité désire
utiliser le bus d’adresse ou de donnée (DMA). A la réception de HOLD les signaux (RD
, WR et IO/M ), sont en haute impédance.
- HLDA : Indique à un périphérique qu’une requête HOLD a été reçu ; le
microprocesseur abandonnera le bus au prochain cycle d’horloge.
6. RESETIN : Signal d’entrée pour l’Initialisation interne amenant le compteur
d’instruction à l’adresse 0000H ; le bus d’adresse / données en haute impédance.
1. RESETOUT : Le 8085 fournit le signal Resetout lorsque l’entrée ResetIN a été
activé ; le 8085 émet un signal pour informer les périphériques que l’opération de
réinitialisation est terminée.
2. Les broches SID et SOD sont une entrée série et une sortie série. Elles sont activées
respectivement par les deux instructions RIM et SIM..
3. Les sorties S0et S1 indiquent , sous une forme codée, l’opération que le
microprocesseur exécute. Ces deux bits S0 et S1 peuvent être prélevés et mémorisés
à l’aide du signal ALE, agissant comme une commande de verrouillage.

4
CHAPITRE I  : Le microprocesseur 8085

I.5 LES INTERRUPTIONS

I.5.1 Niveaux d’interruption : Le 8085 possède cinq niveaux hiérarchisés
d’interruption qui sont, dans l’ordre de priorité décroissante : TRAP, RST7.5, RST6.5,
RST5.5et INTR.
a) Interruption non masquable TRAP : Tout front montant ou tout niveau 1 sur cette
entrée déclenche le processus de prise en compte d’une interruption par le
microprocesseur après qu’il ait terminé l’exécution de l’instruction en cours. C’est la
seule demande d’interruption sans condition du 8085. Il n ‘y a pas à insérer
l’instruction EI dans le sous-programme relatif à TRAP, puisque cette demande
d’interruption n’est pas affectée par l’instruction EI.
Un niveau haut sur TRAP oblige le 8085 à sauvegarder le contenu du compteur
d’instruction dans la pile est de se brancher sur la case mémoire 0024H.
b) Interruptions masquables RST7.5, RST6.5, et RST5.5 : Chacune de ces trois
demande d’interruption ne peut être prise en compte par le microprocesseur que si
deux conditions sont réalisées :
- Le bit d’état IE est positionné à 1 . Il se met à 1 par l’instruction EI (autorisation des
interruptions).
- La demande d’interruption n’est pas masquée; ce qui se produit dans deux cas :
1er cas : Le bit MSE de l’instruction SIM est à 0.
2eme cas : Ce bit MSE est à 1 mais le masque spécifique de l’interruption est à 0. Ce
masque spécifique, mis à 0 ou à 1 par l’instruction SIM est :
 M7.5 pour l’instruction RST7.5.
 M6.5 pour l’instruction RST6.5.
 M5.5 pour l’instruction RST5.5.
L’interruption RST7.5 n’étant active que sur un front montant, il est nécessaire
que la bascule RST7.5 qui mémorise la transition active soit d’abord initialisée à 0.
Cela se fait en programmant à 1 le bit R7.5 de l’instruction SIM.
Si au cours de l’exécution d’un sous-programme d’interruption relatif à RST7.5 ,
RST6.5, RST5.5 et aussi INTR, on souhaite qu’une interruption plus prioritaire

5
CHAPITRE I  : Le microprocesseur 8085

puisse interrompre le déroulement de ce sous-programme, il faut, au début de celui-ci,

autoriser les interruptions par l’instruction EI. Donc un niveau haut sur :
- RST7.5 oblige l’unité centrale du 8085 à se brancher à l’adresse 003CH.
- RST6.5 oblige l’unité centrale du 8085 à se brancher à l’adresse 0034H.
- RST5.5 oblige l’unité centrale du 8085 à se brancher à l’adresse 002CH.
c) Interruption INTR : L’utilisation de INTR signifié qu’une demande d’interruption
sur cette broche entraîne le dépôt sur le bus donnée, par l’organe d’E/S qui a provoqué
l’interruption, du code RSTN affecté à cet organe d’E/S. Ainsi , si le niveau
d’interruption RST3 est affecté à un organe d’E/S ; celui-ci déposera sur le bus de
donnée, suite à une demande d’interruption de sa part, le code RST3 qui est DF.
Le signal INTA envoyé par le microprocesseur aura pour effet de transférer le
code DF dans le registre instruction du 8085 qui se branchera alors à l’adresse 0018H
affectée à RST3 et où il trouvera une instruction de saut au sous programme relatif à
RST3.

Fig-I.3 Représentation schématique des conditions de validation des interruptions

6
CHAPITRE I  : Le microprocesseur 8085

d) Instructions RESTART et leurs adresses

Interruptions Code à déposer sur le bus de adresse à partir de laquelle est

données rangée l’instruction de saut au s-
programme
RST0 C7 0000H
RST1 CF 0008H
RST2 D7 0010H
RST3 DF 0018H
RST4 E7 0020H
TRAP - 0024H
RST5 EF 0028H
RST5.5 - 002CH
RST6 F7 0030H
RST6.5 - 0034H
RST7 FF 0038H
RST7.5 - 003CH

Synoptique de détermination du mot de commande de l’instruction SIM.

SOD SOE X R7.5 MSE M7.5 M6.5 M5.5

sortie validation valeur clear validation masque de masque de
masque de série SOD indifférente RST7.5 des masques RST7.5
RST6.5 RST5.5

Mot d’état envoyé dans l’Accumulateur par l’instruction RIM.

SID I7.5 I6.5 I5.5 IE M7.5 M6.5 M5.5

entrée interruption en attente si bit = 1 indicateur masque d’interruption si
bit = 1
série de validation des
interruptions

1.5.2 TRAITEMENT DES INTERRUPTIONS 

Le microprocesseur 8085 :
1-termine l’instruction en cours ;
2- vérifié , pour les instructions masquables, si l’interruption est autorisée ou pas ;
1- si l’interruption n’est pas autorisée, il contient normalement l’exécution du
programme en cours, si elle est autorisée, il interdit toute nouvelle demande
d’interruption en mettant à 0 le bit EI, puis :
 il active le signal INTA ;
 il sauvegarde dans la pile l’adresse de retour au programme interrompu ;

7
CHAPITRE I  : Le microprocesseur 8085

 il déclenche ensuite un cycle FETCH, si la demande d’interruption est INTR, pour

aller chercher sur le bus de données le code de l’instruction RSTN et il se branche à
l’adresse spécifique de RSTN.
Les deux instructions SIM et RIM du 8085 assurent deux fonctions :
1. Une fonction relative aux interruptions RST7.5, RST6.5 et RST5.5 ;
2. Une fonction relative à l’entrée ou à la sortie série soit SID ou SOD.
a) L’instruction SIM (Set Interrupt Mask)
a.1. Fonction relative à RST5.5, RST6.5 etRST7.5  : L’instruction SIM commande la
validation ou non de chacune des interruptions RST5.5, RST6.5 et RST7.5. Cette
validation se fait par un mot de commande , probablement calculé selon le synoptique
de la détermination du mot de commande de l’instruction SIM mis dans l’accumulateur
A. Pour autoriser ou non la prise en compte des demandes d’interruptions arrivant sur
chacune des entrées RST5.5, RST6.5 et RST7.5, il faut mettre respectivement à 0 ou à
1 le bit de masque relatif à chacune de ces entrées. Toutefois pour inhiber les
interruptions sur une ou plusieurs de ces trois entrées il faut mettre à 1 le bit de
validation des masques (MSE).
RST7.5 est active sur un front et la bascule correspondante peut être initialisée à 0 en
mettant à 1 le bit R7.5. Ainsi pour valider RST7.5, initialiser à 0 la bascule RST7.5 et
inhiber RST6.5 il faut : R7.5=1, MSE=1, M7.5=0, M6.5=1 et M5.5=1. Soit le mot de
commande 00011011 ou 1B en hexadécimale ; d’où la programmation : MVI A, 1B
SIM
a.2 Fonction relative à SOD
L’instruction SIM sert également à positionner à 0 ou 1 le verrou (latch) de
sortie qui constitue la sortie série SOD (Serial Output Data). Ce positionnement à 0 ou à
1 se fait en validant la sortie série par la mise à 1 du bit SOE et en mettant
respectivement 0 ou 1 dans le bit SOD c’est à dire le bit 27 du mot de commande.
Pour mettre SOD à 0 ou à 1 sans craindre de modifier les masques d’interruptions, il
suffit de mettre les bits 3 et 4 du mot de commande à 0. Pour ce faire nous mettons à
zéro tous les bits autres que SOD et SOE.

8
CHAPITRE I  : Le microprocesseur 8085

Ainsi si nous désirons mettre SOD à 1 le mot de commande sera 1100 0000 soit
C0 d’où la programmation : MVI A, C0
SIM
b) L’interruption RIM (Read Interrupt Mask)
b.1 Fonction relative à RST5.5, RS6.5 et RST7.5
L’instruction RIM exécute la lecture d’un mot d’état de 7 bits , ce mot d’état indique :
- L’état, c’est à dire la valeur 0 ou 1 de chacun des masques d’interruptions M7.5 ,
M6.5 et M5.5 ;
- La validation (IE=1) ou l’Initialisation (IE=0) des demandes d’interruptions sur les
entrées RST5.5, RST6.5 et RST7.5 ;
- Les interruptions en attente.
b.2 Fonction relative à SID (Serial Input Data) : Le bit 27 du mot d’état transmis dans
l’accumulateur par l’instruction RIM est à l’état 0 ou 1 de l’entrée série SID.
Ces deux fonctions sont exécutées par une instruction RIM. Il est à noter que cette
instruction positionne aucun indicateur.
Remarque : L’entrée ResetIN
- Remet à 0 la demande d’interruption TRAP, la bascule associé à RST7.5 et le bit IE
- Met à 1 les masques M7.5, M6.5 et M5.5.

I.6 ARCHITECTURE DU 8085

Le 8085 est muni d’un compteur d’instruction à 16 bits et d’un verrou d’adresse
qui charge le bus d’adresse spécialisé (A15-A8)et le bus multiplexé (A7-A0). Ce bus
transmet une adresse quand la ligne de commande ALE est High, et des données quand
elle est Low. Le 8085 contient aussi un accumulateur à 8 bits , des registres généraux
(B,C,D,E,H et L), un pointeur de pile à 16 bits , des tampons à 8 bits. Il contient en plus
une entrée et une sortie sérielles (SID et SOD), des entrées d’interruptions (INTR,
RST5.5,RST6.5,RST7.5 et TRAP) et la sortie INTA. Il est muni aussi d’une Unité
Arithmétique et Logique chargée par deux registres à 8 bits (Accumulateur et un
registre tampon) et des bascules indicatrices.

9
 CHAPITRE I  : Le microprocesseur 8085

INTA RST 6.5 TRAP

INTR RST 5.5 RST 7.5 SID SOD

INTERRUPT CONTROL SERIAL I/O

CONTROL

8 bits internal bus data

Accumulateur Temp.registre Instruction .reg

Flag flip-flop B reg.(8) C reg. (8)

INSTRUCTION
DECODER D reg. (8) E reg. (8)
AND
Arithmetic MACHINE H reg. (8) L reg. (8)
LOGIC CYCLE
UNIT ENCODOING STACK POINTER 16
Program COUNTER 16
Incrémenter/decrément

{+5v¿¿¿¿
adresse Latch

Power supply

X1 TIMING AND CONTROL ADRESS BUFFER Data Adress BUFFER

X2
CLK control STATUS DMA RESET

Adress Bus Adress/data bus

Clkout ready RD WR ALE S0 S1 IO/M HOLD HLDA RESETOUT
RESETIN

Fig.I.4 Diagramme fonctionnel de l’UCM 8085

CHAPITRE I  : Le microprocesseur 8085

1.6.1 Les registres :

1.1 Accumulateur (A) : est le noeud de toutes opérations de l’unité centrale
qu’elles soient arithmétiques, logiques, de chargement ou de rangement et d’E/S ;
c’est un registre à 8 bits.
1.2 Registre généraux : BC, DE et HL peuvent être utilisés comme six registres à 8
bits ou trois paires de registres à 16 bits selon l’instruction en cours d’exécution.
BC et DE peuvent être utilisé comme pointeurs d’adresse.
1.3 Compteur d’instruction : Pointe toujours sur la case mémoire de l’instruction
suivante à exécuter. Il contient toujours une adresse de 16bits.
1.1 Registre d’état (ou indicateur) : comporte cinq (05) indicateurs à 1 bits qui
contient l’information relative à l’état de l’unité centrale.
S Z - AC - P - CY

Z (bit Zéro) : est initialisé quand le résultat de certaines instructions est zéro.
S (bit signe) : selon l’état de BLPS (Bit Le Plus Significatif) de l’Accumulateur après
l’exécution des instructions arithmétiques et logiques.
Ac (retenue auxiliaire) : indique un dépassement ou un retenu au bit 03 de
l’accumulateur.
P (bit de parité) : test le nombre de bits à 1 dans l’accumulateur.
CY (retenue) : indicateur de retenu dans les opérations arithmétiques et logiques .
1.5 Registre d’instruction :cette unité est un registre à 08 bits qui contient le
premier octet d’une instruction (son code opérande).
1.6 Pointeur de pile :
Le pointeur de pile est un registre compteur de 16 bits contenant une adresse
d’un groupe particulier de cases mémoire appelées pile , si le microprocesseur contient
une mémoire la pile sera alors dans le microprocesseur ; dans le cas contraire , elle sera
dans la RAM et sa localisation sera choisie par l’utilisateur (partie de donnée).
La pile est destinée pour sauvegarder les données courantes de tous les registres de
l’unité centrale. Le pointeur de pile est chargée à une adresse supérieur d’une unité à
celle du sommet de la pile. L’empilement (écriture) des données est fait soit à l’aide de
l’instruction PUSH, soit à l’aide de l’instruction CALL, elles seront lues (dépilées) soit
à l’aide de l’instruction POP soit avec RETURN.
CHAPITRE I  : Le microprocesseur 8085

L’ordre de chargement et de déchargement de la pile et de type LIFO (last in first

output) ou bien FILO (First in last output).

Adresse contenus

. .
. .
. .
2201
2202
2203
2204
2205
2206
2207
2208
2209
220A
220B
220C

220CH
Fig.I. 6 Installation d’une pile dans une RAM.

Exemple  PUSH H : C’est à dire le contenu de la paire de registre HL est empilé dans
la pile.
HL contient deux octets , donc il doit être empilé en deux cases mémoires.
1- Le pointeur de pile de l’UC est décrémenté de 220CH à 220BH.
2- Le pointeur de pile pointe sur la mémoire 220BH (via le bus d’adresse) et l’octet
supérieur du registre des données (0000 0000)2 est empilé.
3- De nouveau le pointeur de pile est décrémenté de 220BH à 220AH.
3- Le pointeur de pile pointe sur la mémoire 220AH (via le bus d’adresse du système)
et l’octet inférieur du registre des données, (00001111)2 est empilé.

H L
00000000 00001111
4
Avant exécution 2
PUSH H 4 Après exécution
00001111 220A 3
2
CHAPITRE I  : Le microprocesseur 8085

00000000 220B 1
220C
220C
1.7 Décodeur d’instruction :cette unité interprète le contenu du registre d’instruction ;
détermine quel est le microprogramme précis à suivre pour l’exécution de la totalité de
l’instruction et pilote la section de commande en séquence.
1.6.2 UAL : effectue les opérations arithmétiques , logiques et de permutation et les
résultats sont typiquement déposés dans l’accumulateur.
1.6.3 Unité de commande et de temporisation : Cette unité reçoit des signaux du
décodeur d’instruction pour déterminer la nature de l’instruction à exécuter. Elle reçoit
également des informations du registre d’état en cas de branchement conditionnel. Des
signaux de commande et de temporisation sont émis vers toutes les unités du système
pour condamner l’exécution des instructions et elle génère ,enfin, des signaux de
commande externe.
1.6.3.1 Générateur interne d’horloge : Nécessite l’adjonction d’un quartz pour établir
la temporisation de son fonctionnement et génère deux phases internes 1 et 2 .
 CHAPITRE I  : Le microprocesseur 8085

T1 T2 T3 T5

Phases de l’horloge interne

{j1¿¿¿¿
Sortie de l’horloge CLK

Cycles Machines

Fig.I.5 Diagramme de temporisation

2 et clk sont identiques. Les signaux sont présentés sous forme d’état T 1, T2,T3,...,etc. Un
nombre défini de T forme un cycle.
Les cycles machines M1, M2,....,Mn constitués par les périodes T sont associés à l’activité du
microprocesseur.
Les cycles du microprocesseur 8085 sont :
- Lecture d’un code opérande.
- Lecture mémoire ou d’E/S.
- Écriture en mémoire ou d’E/S
- Exécution d’une opération interne

Exemple de cycle machine STORE adr quatre sous cycles sont nécessaires

M1 M2 M3 M4
T1T2T3T4 T1T2T3 T1T2T3 T1T2T3
Exctraction Lecture Lecture Ecriture
code opérande mém-pgm mém-pgm mémoire
cycle d’instruction
CHAPITRE I  : Le microprocesseur 8085

EXERCICES :

Exo1 : Trouver le complément à 1 (C1) puis à 2 (C2) des nombres binaires suivant :

1) 0F 2) AB 3) 7C 4) 5A 6) FF.

Exo2 : dans quels cas y’ a t-il de débordement (Cy=1) ?

a) 7E+2B c) 93+ 5E d) BA+ 50 e) E5+E5 f) 1D+08

Exo3 : Quelles sont les interruptions que possède un microprocesseur 8085 ?

Classer ces interruptions par ordre de priorité.
Quelles sont les interruptions masquables et les interruptions non masquables 
du 8085?.
Exo4 : Quelles sont les caractéristiques essentielles qui caractérisent le microprocesseur
8085 par rapport au microprocesseur 8080 ?.
Quel est le rôle de la sortie de commande ALE ?.
Exo5 : Expliquer le déroulement de la fonction de base de l’UCM suivante :
Extraction, Décodage et Exécution.
Exo6 : Quel est le contenu de l’Acc et le registre d’état après que l’opération d’addition
a été effectuée.
Acc
Acc
11101000
reg. B ADD B indicateur
00010111
S Z Ac P
S Z Ac P Cy

Exo7 : Quel est le contenu de l’Accumulateur et le registre d’état après l’exécution de

l’opération ET ?. Acc
Acc
11101000
reg. B ET indicateur
00010111

S Z Ac P Cy
Avant opération Après opération