VTŠ Osnovi

VTŠ: O i računarske
k tehnike
h ik

Flip--Flop
Flip
Brojači

mr Veličković Zoran
April 2011
April, 2011.
 l h  D Fli
D-latch Flip-Flop
Flip- Fl
 Za razliku
Z lik odd level
llevel-
l-sensitive
iti l ičkih šema,
logičkih š
transition--sensitive šeme pamte podatake u
transition
trenutku promene logičkog nivoa clock ulaza.
ulaza
 Oznaka transition
transition--sensitive ulaza na šemama je
sledeća “>”.
“>”
 Prelazak sa logičkog nivoa 0 na 1 naziva se rastuća
i i
ivica – pozitivna
iti ( i i
(rising-edge),
d ) d dok
k se tranzicija
t i ij sa 1
na 0 naziva opadajuća ivica – negativna (falling-
edge).
edge)
 D-tip flip-flopovi se mogu realizovati i sa pozitivnim i
negativnim clock ulazom.
ulazom
Pozitivno i negativno trigerovani D-
D-FF

Pozitivno trigerovan Negativno trigerovan

T l i oblik
Talasni blik D
D--FF

Talasni oblik pozitivno trigerovanog D flip

flip-flopa
flopa
 V
Vreme uspostavljanja
lj j signala
i l
 Setup
S t (
(uspostavljanje)
t lj j ) and d hold
h ld (držanje)
(d ž j ) vremena
za D-FF su prikazana slici.
 Vremenski period u kome vrednost na data ulazu
mora ostati stabilan je prikazan tamnijom bojom.
 Ova vremena su posledica internih kašnjenja u
samom FF.
 Setup i hold definišu brzinu same tehnologije!
D-FF sa dodatnim
d d i ulazima
l i

Asinhroni CLEAR Sinhroni CLEAR

 MASTER--SLAVE D
MASTER D--FF
D-FF sa pozitivnom radnom ivicom

MASTER SLAVE
FF FF

Aktivno NISKO Aktivno VISOKO

 Iako je sve realizovano preko logičkih

č NIVOA, spolja gledano sve je
sinhronizovano sa rastućom ivicom CLOCK-a.
JK & T - FF
“JK” - FF “T” - FF

Promena stanja-Toggle
JK – FF,
FF realizacija
li ij
P k ična realizacija
Prakti li ij
 Šif registri
Šift i i – Serial
i l In Paralel
l l Out
 Posebna
P b vrsta
t registara
i t k
koja
j pomera (shift)
( hift) bi
binarne
podatke za jedan bit.
Paralel OUT
 4-bit
4 bit šift registar realizovan sa D
D-FF
FF
T l i oblik
Talasni blik SIPO shift
hif registra
i
Serial
erialI
i lI
lInSerial
nSerialO
S i lO
lOut šift
šif registar
i
 S ij ki ulaz
Serijski l - serijski
ij ki iizlaz
l
P k ična realizacija
Prakti li ij šifšift registra
i
B j či na b
Broja bazii FF
 B j čk funkcije
Brojačke f k ij se veoma često
č k
koriste
i u
digitalnim sistemima.
 Moduo brojača je broj stanja kroz koje prolazi
brojač pre povratka na početno stanje.
 Primer: brojač koji broji od 00002 do 11112 u
binarnom sistemu ((ili od 0 to 15 u decimalnom))
ima moduo šesnaest (16).
 B j č: moduo
Broja d 16 sa D-
D-FF

Kombinaciona
logika-brojanje
g j j

Poz. logika 4xD-FF Pamaćenje

sa FF
stanja brojača FF
K bi
Kombinaciona
i llogika
ik u b
broja
j ču
Ri l – JK 33--bitni
Ripple bi i bbroja
j č

Izmena stanja
posle svakog kloka
 Ri l d
Ripple dekadni
k d ibbroja
j č
 Kada se prepozna 10-ti impuls treba resetovati binarni
brojač.
 Koliko FF jje p
potrebno za realizaciju
j brojanja
j j do 10?
 Evo kako izgleda kombinaciona logika za reset:
S d d i Ri
Standardni Ripple
l - broja
b j či
 Pi
Primena broja
b j ča (1)

 Na osnovu stanja brojača određuje se pozicija enkodera

 Ova šema ne vodi računa o smeru obrtanja.
Pi
Primena broja
b j ča (2)

 Ova šema se koristi kada je za rad sistema važan smer obrtanja.

 Koristi se kod poziciono-mernih sistema, CNC mašina, u robotici, ....
 Korektno pozicioniranje prijemnika/predajnika u prostoru (kao na
slici)
li i) obezbeđuje
b b đ j k korektan
kt rad.
d
7-segmentnii dekoder
d k d ibbroja
j či

Q0
Q1
Q2
Q3
7-segmentnii d
dekoder
dekoder-
k d -optimizacija
i i ij
g = m(2,3,4,5,6,8,9) A B C D
=A+BC’+B’C+CD’

CD
AB

0 1 3 2

4 5 7 6

12 13 15
5 14

8 9 11 10

Minimizacija g segmenta
Sedmosegmentni
S d iddekoder
k d (2)

Minimizacija a segmenta
Sedmosegmentni
S d iddekoder
k d (3)
Q0
Q1
Q2
Q3

Logička
g implementacija
p j a segmenta
g za 7-segmenti
g
displej.
Za domaći: Uraditi minimizaciju
j za ostale
segmente: b,c,d,e,f i g.