Beruflich Dokumente
Kultur Dokumente
Begin
Process(clk)
Begin
AU LANGAGE VHDL
If rising-edge(clk) Ahmed AOUCHAR
Then
C <= c + 1 ;
End if ;
End process ;
1. INTRODUCTION
1.1. PRÉSENTATION
4
2. RÈGLES D’ÉCRITURE
Entité
A circuit X
B
C Y
Architecture
A circuit X
Nom du module B
C Y
Début et fin
Le type
STD_LOGIC
Liste des entrées
sorties Le mode
In : entrée
Out : sortie
Inout : entrée sortie
7
‘1’ +Vdd Y
‘X’ : inconnu ? Y
0V
‘-’ : quelconque 0/Vdd Y
8
2.4. L’ARCHITECTURE
A circuit X
B
C Y
Equation logique
(processus implicite)
Début et fin
Bloc « process »
(processus explicite)
Connexion d’une
sortie à un signal 9
L’ARCHITECTURE (2)
circuit
A
X
(A+B)C
B
inter
C process Y
Le type le plus utilisé pour la synthèse logique est « std_logic » qui est défini dans
la librairie « IEEE.STD_LOGIC_1164 »
Un bus (plusieurs bits) est équivalent à une chaine de caractères, sa valeur est
donnée en guillemets
Equation 1 Equation 1
Equation 2 Process 2
Equation 3 Process 1
Equivalent à
Process 1 Equation 2
Process 2 Equation 3
Process 3 Process 3
13
14
2.9. SYNTAXE À L’EXTÉRIEUR DU PROCESS
Affectation inconditionnelle
Affectation inconditionnelle
Affectation sélective
15
Affectation inconditionnelle
Affectation inconditionnelle
Affectation sélective
16
3. EXEMPLES COMBINATOIRES
Y = A B C + AB C + AB C
C A B
Table de vérité
sel
D0(3:0)
Y(3:0)
D1(3:0)
19
Sel(1:0)
D0(3:0)
D1(3:0)
Y(3:0)
D2(3:0)
D3(3:0)
20
3.4. ADDITIONNEUR COMPLET
a
s
b + cout
cin
21
Attention !
Afficheur à anodes communes
0 : segment allumé
1 : segment éteint
22
3.6. ASSOCIATION DE MODULES (SCHÉMA)
c
a
a a s
s
s
b
b b co
ci
co
co
ci ci
add2
add2
add3
23
4. EXEMPLES SÉQUENTIELS
4.1. BASCULE D AVEC RESET/VALIDATION
reset
reset Q
D Q D
ce
CLK
CLK
25
reset
reset Q
T Q T
ce
CLK
CLK
26
4.3. REGISTRE À DÉCALAGE
SI D Q D Q D Q D Q D Q D Q D Q D Q SO
27
28
4.5. COMPTEUR BCD AVEC RESET
29
5. SIMULATEUR (TESTBENCH)
5.1. PRINCIPE D’UN BANC DE TEST
Résultat similation
Entrée du circuit
Sortie du circuit
Carte à
tester
BANC DE TEST
connexion signal
31