Beruflich Dokumente
Kultur Dokumente
1
BIESTABLES
INTRODUCCIÓN
OBJETIVOS
1. OBJETIVOS GENERALES
2. OBJETIVOS ESPECIFICOS
I. MARCO TEORICO
Figura N°
Las entradas lógicas manuales de un sistema digital se implementa por lo
general con un dipswitch y configurado por una red PULL UP o PULL DOWN
como se muestra en la siguiente figura.
Figura N°
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 201
1
Las salidas de estos circuitos son las (IN) entradas de las compuertas (los pines
del integrado) y como también se puede observar en la figura anterior la salida
del integrado (OUT) es la entrada del circuito LED.
Figura N°
TTL CMOS
Flip-flop Latch Flip-flop Latch
J-K 7476 J-K 4027
S-R 74279 S-R
D 7474 D 74375 D 4013
Funcionamiento
Figura N°
Biestable RS (Set Reset) síncrono
1 0 1 1
1 1 0 0
1 1 1 N. D.
X=indiferente
Biestable D (Delay)
• Activo por nivel (alto o bajo), también denominado registro o cerrojo (latch
en inglés).
• Activo por flanco (de subida o de bajada).
y su tabla de verdad:
D Q Qsiguiente
0 X 0
1 X 1
X=indiferente
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 201
1
Esta báscula puede verse como una primitiva línea de retardo o una retención de
orden cero (zero order hold en inglés), ya que los datos que se introducen, se
obtienen en la salida un ciclo de reloj después. Esta característica es aprovechada
para sintetizar funciones de procesamiento digital de señales (DSP en inglés)
mediante la transformada en z.
Biestable T (Toggle)
y la tabla de verdad:
T Q Qsiguiente
0 0 0
0 1 1
1 0 1
1 1 0
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 201
1
Biestable JK (Jump Keep)
Descripción
J K Q Qsiguiente
0 0 0 0
0 0 1 1
0 1 X 0
1 0 X 1
1 1 0 1
1 1 1 0
X=no importa
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 201
1
Una forma más compacta de la tabla de verdad es (Q representa el estado
siguiente de la salida en el próximo flanco de reloj y q el estado actual):
J K Q
0 0 q
0 1 0
1 0 1
1 1
El biestable se denomina así por Jack Kilby, el inventor de los circuitos integrados
en 1958, por lo cual se le concedió el Premio Nobel en física de 2000.
Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya
misión es la de permitir el cambio de estado del biestable cuando se produce un
flanco de subida o de bajada, según sea su diseño. Su denominación en inglés es
J-K Flip-Flop Edge-Triggered. De acuerdo con la tabla de verdad, cuando las
entradas J y K están a nivel lógico 1, a cada flanco activo en la entrada de reloj, la
salida del biestable cambia de estado. A este modo de funcionamiento se le
denomina modo de basculación (toggle en inglés).
Biestable JK Maestro-Esclavo
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 201
1
q Q J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
Un flip flop maestro-esclavo se construye con dos FF, uno sirve de maestro y otro
de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se
deshabilita el esclavo. La información de entrada es transmitida hacia el FF
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 201
1
maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo
cual evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el
esclavo pasa al el mismo estado del maestro. El comportamiento del flip-flop
maestro-esclavo que acaba de describirse hace que los cambios de estado
coincidan con la transición del flanco negativo del pulso.
Figura N°
El flip-flop SR maestro-esclavo
Sólo el cerrojo maestro está habilitado cuando el reloj es 1. Durante todo ese
intervalo de tiempo, sus salidas irán acorde con sus entradas. Si se produce una
variación, la salida actuará en consecuencia. Cuando llega el flanco negativo de
reloj, se habilita el cerrojo esclavo (y se deshabilita el maestro), que toma la salida
del maestro (que ya no pueden variar porque se encuentra deshabilitado). Por
tanto, en un tiempo igual al tiempo de propagación del cerrojo esclavo, justamente
después del flanco negativo de reloj, la salida del cerrojo esclavo actúa en
consecuencia.
El flip-flop JK maestro-esclavo
0 0
0 1 0 1
1 0 1 0
1 1
6. Describir las características de disparo de Flip Flops por pulso y por flanco.
Los flip flop disparado por flanco cambian de estado con el flanco positivo (flanco
de subida) o con el flanco negativo (flanco de bajada) del impulso de reloj y es
sensible a sus entradas solo en esta transición de reloj.
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 201
1
Los flip flop disparados por pulsos cambian de estado en su salida únicamente con
las entradas preset (PRE) y clear (CLR) independientemente de la entrada de
reloj, poniendo a set el flip flop cuando está en preset y a reset cuando está en
clear
J K CLK
0 0 ↑
0 1 ↑ 0 1
1 0 ↑ 1 0
1 1 ↑
J k Qn+1
+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 201
1
S R CLK
0 0 ↑
0 1 ↑ 0 1
1 0 ↑ 1 0
1 1 ↑ X X
S R J K
0 0 0 0 0 X
0 0 1 1 X 0
0 1 0 0 0 X
0 1 1 0 X 1
1 0 0 1 1 X
1 0 1 1 X 0
1 1 0 X X 1
1 1 1 X X 0
D CLK Qn+1
0 ↑ 0 1
1 ↑ 1 0
D Qn Qn+1 J K
0 0 0 0 X
0 1 0 X 1
1 0 1 1 X
1 1 1 X 0
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES 201
1
Haciendo un Karnaugh para relacionar ambos flip-flop:
T CLK Qn+1
0 ↑ Qn
1 ↑ Qn
T Qn Qn+1 J K
0 0 0 0 X
0 1 1 X 0
1 0 1 1 X
1 1 0 X 1