Beruflich Dokumente
Kultur Dokumente
TECNOLOGIA MOS
• Tecnología MOS (semiconductor de óxido metálico) basa su
construcción en un electrodo de metal junto a un aislante óxido
sobre un sustrato semiconductor.
• Los dispositivos son transistores de efecto de campo llamados
MOSFET. Son unipolares (una sola juntura a polarizar).
• El MOSFET es simple, pequeño y consume muy poca potencia, la
complejidad de fabricación es un tercio de la de los bipolares.
• Los CI (Circuitos integrados) MOS pueden acomodar un número
mayor de elementos. No necesitan de resistencias dentro del CI.
• Los CI MOS y en especial los CMOS dominan la industria de CI
digitales, especialmente en aplicaciones grandes (LSI y VLSI).
• Su principal desventaja es la susceptibilidad al daño por electricidad
estática. El TTL es mas durable para uso en laboratorio
(experimentación).
1
TRANSISTOR MOSFET
• Existen de dos tipos : agotamiento y crecimiento. En la mayoría de
CIs digitales se usan exclusivamente los de crecimiento.
• El enfoque de uso es encendido o apagado.
• La dirección de la flecha indica canal P o canal N.
• La compuerta (o gate) tiene una resistencia muy alta como resultado
de la capa de óxido entre la compuerta y el canal.
2
Circuitos Digitales MOSFET
• Se dividen en tres categorías:
– P-MOS : solo se usan MOSFET de crecimiento de canal P
– N-MOS : Solo se usan MOSFET de crecimiento de canal
N.
– CMOS (MOS complementario) : Se usan ambos
dispositivos de canal N y P.
• Inicialmente la simplicidad de los circuitos y de los
procesos de manufactura de los N-MOS y P-MOS
hicieron que dominaran los primero mercados de
LSI y VLSI.
• Las ventajas de velocidad y potencia que ofrece la
tecnología actual de manufactura CMOS han
hecho de ellos el líder en todos los niveles de
integración
3
Inversor CMOS
Idealmente el comportamiento del
Inversor puede ser descrito de la
siguiente manera:
Cuando Vx es 0v el transistor
T2 no conduce, ya que su
Vgs es cero, pero T1 conduce
ya que su valor de Vgs es
negativo (Vgs = Vg-Vs = 0-5=
-5v). Por lo tanto Vdd se
conecta a la salida por medio
de la resistencia entre
drenador y fuente de T1. Vf
es aprox. igual a +5v.
Inversor CMOS
Idealmente el comportamiento del
Inversor puede ser descrito de la
siguiente manera:
Cuando Vx es +5v el
transistor T2 conduce, ya que
su Vgs es positivo, pero T1
está en corte ya que su Vgs
es 0v (Vgs = Vg-Vs = 5-5 =
0v). Por lo tanto, la referencia
se conecta a la salida por la
resistencia entre drenador y
fuente de T2. Vf es igual a 0v.
.
4
Puerta NAND CMOS
10
5
Características de la serie CMOS
11
12
6
Características de la serie CMOS
Serie 74HC/HCT (High-Speed CMOS)/ (High-Speed CMOS, TTL
compatible).
13
14
7
Características de la serie CMOS
Lógica BiCMOS.
Varios fabricantes han desarrollado series lógicas que
combinan las mejores características de la lógica TTL y
CMOS, llamada BiCMOS. Las características de baja
potencia de CMOS y las características de alta velocidad de
TTL están integradas para producir una familia lógica de
potencia extremadamente baja y alta velocidad. Los CI
BiCMOS no están disponibles en la mayoría de funciones
SSI y MSI, se limitan a funciones que se emplean en
aplicaciones como microprocesadores y de interfase. La serie
74BCT ofrece una reducción del 75% en el consumo de
potencia con respecto a la familia 74F manteniendo similares
características de velocidad y capacidad de corriente de
salida. La serie 74ABT es la segunda generación de
dispositivos de interfase BiCMOS. Ambas series operan a
niveles lógicos estándar de 5v.
15
Voltaje de alimentación.
16
8
Características generales de los CI CMOS
Niveles lógicos de voltaje.
Los niveles son diferentes para las diversas series.
Se puede observar que VOL esta muy cerca de 0v y VOH está
cercano a 5v. La razón es que en este caso las salidas no tienen
que suministrar o consumir cantidad significativa de corriente, ya
que las entradas de los CMOS tienen una resistencia de entrada
extremadamente alta.
17
Disipación de Potencia.
Cuando un CI CMOS esta en un estado estático (sin cambio en sus
entradas), su disipación de potencia es extremadamente baja (nW).
La razón de esto se puede ver analizando el circuito inversor. Sin
importar el estado de salida, siempre hay una resistencia muy alta
entre VDD y tierra, porque siempre existe un MOSFET apagado en
el camino de la corriente.
18
9
Características generales de los CI CMOS
Disipación de Potencia.
Cada vez que una salida CMOS cambie de Bajo a Alto se debe suministrar una
corriente de carga transitoria a la capacitancia parásita de la entrada de otro CI
CMOS. A medida que aumente la frecuencia la salida debe suministrar y
consumir mayor cantidad de picos de corriente por segundo y el consumo de
corriente promedio de la fuente VDD se incrementa.
Así, a frecuencias mayores, los CI CMOS comienzan perder algunas de sus
ventajas sobre otras familias lógicas.
19
20
10
Características generales de los CI CMOS
Dispersión de salida (Fan – out).
21
22
11
Características generales de los CI CMOS
Entradas sin usar.
Las entradas CMOS nunca se deben dejar desconectadas.
Todas las entradas CMOS se deben conectar a un nivel de
voltaje fijo (0 V o bien VDD) o a otra entrada.
Latch-up.
Inevitablemente existen transistores parásitos PNP y NPN
implantados en el sustrato de los CI CMOS. Si estos transistores
se disparan a conducción, se quedarán encendidos de forma
permanente y puede fluir una corriente grande que destruya el
CI. Esta condición se conoce como encerrojamiento (Latch-up).
Se puede disparar por picos u oscilaciones en las entradas o
salidas del dispositivo. Se pueden conectar diodos de fijación de
nivel en forma externa para protección.
La fuente de alimentación debe contar con limitación de corriente
para impedir los picos.
23
24
12
INTERFAZ DE CIs
• Si se usan diferentes familias lógicas, es muy
probable que no se pueden hacer conexiones
directas entre circuitos.
• Para una conexión directa se debe chequear
compatibilidad a parámetros de corriente-voltaje en
entrada y salida
25
INTERFAZ DE CIs
CMOS TTL
Parámetro 4000B 74HC 74HCT 74AC 74ACT 74AHC 74AHCT 74 74LS 74AS 74ALS
VIH(mín) 3.5 3.5 2 3.5 2 3.85 2 2 2 2 2
VIL(máx) 1.5 1 0.8 1.5 0.8 1.65 0.8 0.8 0.8 0.8 0.8
VOH(mín) 4.95 4.9 4.9 4.9 4.9 4.4 3.15 2.4 2.7 2.7 2.5
VOL(máx) 0.05 0.1 0.1 0.1 0.1 0.44 0,1 0.4 0.5 0.5 0.5
VNH 1.45 1.4 2.9 1.4 2.9 0.55 1.15 0.4 0.7 0.7 0.7
VNL 1.45 0.9 0.7 1.4 0.7 1.21 0.7 0.4 0.3 0.3 0.4
26
13
EXCITACIÓN DE CMOS CON TTL
• Las corrientes de entrada
para CMOS son muy
bajas en comparación a
cualquier TTL, así TTL no
tiene problema para
cumplir los requisitos de
entrada de CMOS.
• Si comparamos los
voltajes de salida TTL
con los de entrada CMOS
vemos que estos son
muy bajos, por tanto se
debe subir el voltaje TTL
27
28
14
EXCITACIÓN DE CMOS CON TTL
• Si el CMOS opera con VDD mayor que 5V la situación es
mas complicada porque los TTL no pueden operar a más
de 5V.
• Una solución es usar un buffer 7407 con colector abierto. El
buffer se diseña para tener una capacidad de voltaje o de
corriente salida mayor que la nominal.
• El buffer de tres estados incorpora una señal de habilitación
29
30
15
EXCITACIÓN DE TTL CON CMOS
• CMOS excitando TTL en BAJO
– Las entradas TTL tienen una corriente de entrada alta en BAJO que
varia de 100uA a 2mA.
– La serie 4000B tendrá problemas de corriente, para manejar incluso
una carga.
– Se puede agregar un buffer no inversor de tres estados
permanentemente habilitado que pueda manejar las cargas 74LS.
31
16