Termin 65

Termin 6.
5 - MCT-2
WiSe21/22
Stephan Schulze
09. November 2021
Stephan Schulze (BHT Berlin / IAV GmbH) Termin 6.5 - MCT-2 09. November 2021 1 / 33
Gliederung
1 Timer Grundlagen
Allgemein
Grundfunktionen
Register
Übungsaufgaben
2 Erweiterte Timerfunktionen
Compare-Modus
Input Capture
Weitere Register
Abschnitt 1
Timer Grundlagen
Unterabschnitt 1
Allgemein
Timer Grundlagen
Clocksystem
Motivation: Warum unterschiedliche Clocksysteme?
Timer Grundlagen
Clocksystem
Abbildung 1: Clocksystem [2]
Unterabschnitt 2
Grundfunktionen
Timer Grundlagen
Grundfunktionen
Eine Timer/Counter-Einheit zählt Taktimpulse im Register

TIMx CNT hoch oder runter. Erreicht der Zähler einen vorgegebenen
Wert TIMx ARR (→ Periode), so wird er beim nächsten Zähltakt auf
0 zurückgesetzt und ein ”Update-Interrupt” ausgelöst.
Abbildung 2: Update Event [2]
Timer Grundlagen
Übersicht Timer STM32F303RET6
Abbildung 3: Timerübersicht [2]
Timer Grundlagen
Formel
Gewünschte Periodendauer: T
Takt für Timer: fCLK
(TIMx PSC + 1) · (TIMx ARR + 1)

fCLK =
T
Beispiel: Gewünscht sei T = 0,5s, bei fCLK = 8MHz

→ Eine mögliche Lösung: TIMx PSC = 7999, TIMx ARR = 499.
Unterabschnitt 3
Register
Timer Grundlagen
APB1 peripheral clock enable (RCC APB1ENR)
Address offset: 0x1C

Reset value: 0x0000 0000
Abbildung 4: RCC APB1ENR [2]
USARTxEN USARTx clock enable

TIMxEN TIMx timer clock enable
Timer Grundlagen
TIMx control register 1 (TIMx CR1)
Address offset: 0x00

Reset value: 0x0000
Abbildung 5: TIMx CR1 [2]
CEN Counter enable

DIR Direction*
ARPE Auto-reload preload enable
Timer Grundlagen
TIMx DMA/Interrupt enable register (TIMx DIER)

Reset value: 0x0000
Abbildung 6: TIMx DIER [2]
CCyIE Capture/Compare y interrupt enable

UIE Update interrupt enable
Timer Grundlagen
TIMx status register (TIMx SR)

Reset value: 0x0000
Abbildung 7: TIMx SR [2]
CCyIF Capture/Compare y interrupt flag

UIF Update interrupt flag
This bit is set by hardware on an update event and
is cleared by software.
Unterabschnitt 4
Übungsaufgaben
Timer Grundlagen
Übungsaufgaben I
Aufgabe: Erklären und vervollständigen Sie das folgende Programm
i n t main ( v o i d )
{
RCC→AHBENR |= RCC AHBENR GPIOAEN ;
RCC→APB1ENR |= RCC APB1ENR TIM2EN ;
GPIOA→MODER |= 0 b01 << 1 0 ;
TIM2→DIER = TIM DIER UIE ;

TIM2→PSC = 7 9 9 9 ;
TIM2→ARR = 4 9 9 ;
TIM2→CR1 = TIM CR1 CEN ;
NVIC EnableIRQ ( TIM2 IRQn ) ;
for ( ; ; )
WFI ( ) ;
}
v o i d TIM2 IRQHandler ( v o i d )
{
?
}
Timer Grundlagen
Übungsaufgaben II
1 Gib eine möglichst genaue Lösung für TIMx PSC und TIMx ARR für
T = 1/7s an (fCLK = 8MHz).
2 Welches ist die längste Zeit, die man mit TIMx PSC und TIMx ARR
bei fCLK = 8MHz einstellen kann?
3 Schreibe unter der Annahme von fCLK = 8MHz jeweils eine
Funktion delay(unsigned int x), die
1 blockierend x Millisekunden verzögert. Verzichten Sie auf Timer.
Welche Probleme treten hierbei auf?
2 blockierend x Millisekunden verzögert. Gestalten Sie die Funktion
möglichst Energiesparsam und ermöglichen Sie mit Hilfe eines Timers
die funktion zu ”reaktivieren”.
3 nicht blockierend x Millisekunden verzögert.
Abschnitt 2
Erweiterte Timerfunktionen
Unterabschnitt 1
Compare-Modus
Compare-Modus
Erreicht der Timer den Wert TIMx CCRy, so wird ein Pin gesetzt,
erreicht der Timer TIMx ARR, so wird er gelöscht.
Anwendungsbeispiel:
Erzeugung eines PWM-Signals
Erzeugung eines Trigger-Signals
Abbildung 8: Compare-Modus [2]
TIMx capture/compare mode register 1 compare mode (TIMx CCMR1)

Abbildung 9: TIMx CCMR1 [2]
OCyM [3:0] Output compare 1 mode (Beispiel):

0110: PWM mode 1 - In upcounting, channel 1 is active as
long as TIMx CNT < TIMx CCRy else inactive.
CCyS [1:0] Capture/Compare y selection:
00: CCy channel is configured as output.
01: CCy channel is configured as input.
TIMx capture/compare mode register 2 compare mode (TIMx CCMR2)

Abbildung 10: TIMx CCMR1 [2]
Unterabschnitt 2
Input Capture
Input Capture
Wie OC, nur umgekehrt:

1 Die konfigurierte Flanke kommt an
2 Der Counter-Wert wird entsprechend in das Register CCRy geladen
3 optional: Interrupt
→ Die zu benutzenden Register sind die gleichen, wie bei OC.
Input Capture
Bei einer steigenden oder fallenden (einstellbar) Flanke an einem

Port-Pin wird der Timer nach TIMx CCRy ”abfotografiert”
(”capture”) und ein Interrupt ausgelöst.
Abbildung 11: Capture Modus [2]
TIMx capture/compare mode register 1 capture mode (TIMx CCMR1)

Abbildung 12: TIMx CCMR1 (IC) [2]
CCyS [1:0] Capture/Compare y selection:

00: CCy channel is configured as output.
01: CCy channel is configured as input.
→ Analog zu CCMR2.
Unterabschnitt 3
Weitere Register
TIMx capture/compare enable register (TIMx CCER)

Reset value: 0x0000
Abbildung 13: TIMx CCER [2]
CCyNP/CCyP Capture/Compare:
00: rising edge / active high.
01: falling edge / active low
10: reserved / reserved
11: both edges / reserved
CCyE Capture/Compare y enable:
0: off
1: on
Weitere Register
CCRy
PSC
ARR
CNT
RCR
BDTR1
1 Nur für Advanced Timer.
Abschnitt 3
Anhang
Unterabschnitt 1
Quellen
Quellen I
Homepage von Herrn Prof. Dr. Gober

Linksammlung
https://prof.beuth-hochschule.de/gober/lehre/dokumentation-
mikrocontroller-stm32/
Unterlagen von Herrn Prof. Dr. Gober

Sprache

Termin 65

Hochgeladen von

Dokumentinformationen

Beschreibung:

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Beschreibung:

Copyright:

Verfügbare Formate

Termin 65

Originaltitel:

Hochgeladen von

Beschreibung:

Copyright:

Verfügbare Formate

Termin 6.

09. November 2021

Motivation: Warum unterschiedliche Clocksysteme?

Abbildung 1: Clocksystem [2]

Eine Timer/Counter-Einheit zählt Taktimpulse im Register

Abbildung 2: Update Event [2]

Abbildung 3: Timerübersicht [2]

(TIMx PSC + 1) · (TIMx ARR + 1)

Beispiel: Gewünscht sei T = 0,5s, bei fCLK = 8MHz

Address offset: 0x1C

Abbildung 4: RCC APB1ENR [2]

USARTxEN USARTx clock enable

Address offset: 0x00

Abbildung 5: TIMx CR1 [2]

CEN Counter enable

Address offset: 0x0C

Abbildung 6: TIMx DIER [2]

CCyIE Capture/Compare y interrupt enable

Address offset: 0x10

Abbildung 7: TIMx SR [2]

CCyIF Capture/Compare y interrupt flag

Aufgabe: Erklären und vervollständigen Sie das folgende Programm

GPIOA→MODER |= 0 b01 << 1 0 ;

TIM2→DIER = TIM DIER UIE ;

NVIC EnableIRQ ( TIM2 IRQn ) ;

Abbildung 8: Compare-Modus [2]

Address offset: 0x18

Abbildung 9: TIMx CCMR1 [2]

OCyM [3:0] Output compare 1 mode (Beispiel):

Address offset: 0x1C

Abbildung 10: TIMx CCMR1 [2]

Wie OC, nur umgekehrt:

→ Die zu benutzenden Register sind die gleichen, wie bei OC.

Bei einer steigenden oder fallenden (einstellbar) Flanke an einem

Abbildung 11: Capture Modus [2]

Address offset: 0x18

Abbildung 12: TIMx CCMR1 (IC) [2]

CCyS [1:0] Capture/Compare y selection:

Address offset: 0x20

Abbildung 13: TIMx CCER [2]

1 Nur für Advanced Timer.

Homepage von Herrn Prof. Dr. Gober

Verwandte Interessen

Das könnte Ihnen auch gefallen