3 Schaltalgebra, Boolsche Algebra ieonge Booe (1815-1864) Schaltalgebra: Darstellung von Verknupfungen zwischen Eingangsvariablen (Eingangssignalen) ‘und Ausgangsvariablen (Ausgangssignalen) in einem Schaltnetz, Zweiwertige Logik, die die Ge- selze fll die digitale Signalverarbeitung formuliert 3.1 Darstellung zweiwertiger Variablen Zveiwentige Varablen, so genannte bint Variablen, die her immer mit und 1 beschrieben wer- dentin dr Literatur auch hitfg L und H, in Anlehnung an die technische Realiserung, bei der die “Zustande durch die Spannungspege! low (L) und high" (1H) charaktersien werden). 3.2 Logische Verkniipfung binarer Variablen Eingangsvariable: x. . ‘Ausgangsvariable: y| F Ley yo F(@) Jogische Verkntipfung: F i Ga) 68 HED Elektro und informationstechnik Digitatechnik| 3.21 Boolsche Axiome ‘Zur Durchftbrung der Berechnungen mossen Grundregein vereinbart werden! Elementare Veckniipfungen: © UND-Nerknlipfung (AND) oder Konjunktion (Symbole »,) © ODER-Verknopiung (OR) oder Disjunktion (Symbole +, ¥) Das Symbol - zur Charakterisierung der UND-Verknipfung wird zur vereinfachenden Darstellung hndufig weggelassen Boolsche Axiome Unter Berlicksichtigung, dass die binien Variablen a,b und ¢ mit a,b,c € (0,1} gegeben sind, und 4 den invertieten Wert von a beschreib, gilt: Kommutativgesetze: atb= bia G2) abba G3) Assoviatingesetze: (a+b) te=at(b+0) 64) (@-b)-c=a-(b-c) G65) Chor DEC Gamal w SD Elekto- und Inormationstehnik t Digitech Distributivgesetn a+ (b-e) = (a+b) (ate) 66 a-(b+0)a-b+-a-c a7 Neutrales Element der ODER-Verkniipfung: ai0oa 68) Neutrales Element der UND-Verkniipfung: a@l=a (3.9) Einsfonktion: atant 6.10) Nallfunktion: a-a-0 coy os OP. De G. Grona [HISD Elekto- und intrmatonstechnik Digitales 3.2.1.1 Logische Funktionen mit einer Eingangsvariablen a Bei einer Fingangsvariablen, die die Zustinde 1 oder 0 annehmen kann, ergeben sich bei zwei miglichen Ausgangszustinden pro Eingangsvustand, gemaB Bild 3.1 insgesamt vier verschiedene Kombinationen der Ausgangszustande. ‘Nullfunktion, Menttat, Negation und Einsfunktion [foie [iesatony =a Tinéutieay=1 [TI Bild 3. Die 4 moglichen Ausgangszstinde bei cine Engansvaiblen + Die emit ofr das Eingangssignal unerindert an den Ausgang, + ie Negation invertor das Einganessgnal, wobo der Ausdruck y= a is hich a nicht gesprochon wird, + Die Einsfunktion efrt unabhngie vom Wert der Hingangsyariablen am Ausgang 1 (OProl De TT[[HS0 Elen und tnformatonstechnik Digtatechnik] [NSD Elektro und iniormationstechnik Dighaltechni Nar die Negation, die cine Invertierung der Eingangsvariablen bewirkt und die durch das Symbol Dy [Andere Beveicinung “Symbol SH wverren «Excsiy ODER. EXO beschriebem werden soll, ist von technischer Bedeutung, a |__| In der tecnischea Realsirung wird die Baustte als Inverter bezeichnet, Die lnvertirung einer ya Grote, sci es cine Eingangsvariable oder eine Ausgangsveriable, wird im Symbol durch einen z- rn sap sitzlichen Kreis an der Symbolbox gekennzeichnet. ©) NOR-Nerkndpims | ar] Negation yb : Inplikaton : ‘ie 16 moplichen Vernupungen eweerVarialenCTeil2) @ OPI0k De G. Groat e OP rat. De G. Gronau] [HS0—Eiekve- und lformationstochnik Digitech] [SD Elekivo- und informaiionstechnik Digitech] 3.2.1.2 Logische Funktionen mit zwei Eingangsvariablen a, 7 Verknptins y= F(ab) [ab] 9 [Ane Beveichnans (Nekpine y= Fia.6)[a By [Andere Beveichnung/Symibal TTT aa Nepaion ya nil ATH Nalltnkiony=0 | | 3 ils 0 | © UND-Verknipfang, AND {mplitaion rele Konto 11 SAND ern tt SetterPunkiony $4) EH Inhibiiony—a-B | 4 iis} a m7 QOL insfunktion y= weld emt y =a ot , ih Inhibition y—a-b Heit y = Bild 3.2: Die 16 miglichen Verkaliptingen zweier Variablen (Teil 1) Bild 3.3: Die 16 mglichen Verknlipfungen zweier Variablen (Teil 3) Nur die UND-, die ODER-, die Exelusiv-ODER-, die NAND-, die NOR-, und die AQUIVA- LENZ Verkniipfung haben eine griere technische Bedeutung. AND-Glied, OR-Glied und Inverter reprasenticren die Grundverkntpfungen, mitels dessen sich nach den Boolschen Axiomen die weiteren VerknUpfungen ableiten lassen (OPiaf. Dr G. Grona B (Prof. Dr. G. Gronaar olHS0___ Elektro- und informationstechrik 3.22 Gesetze der Boolschen Algebra Regeln zur Vereinfachung oder ganz allgemein zur Modifikation von Ausdrlicken = Opkimierung, 2B. Digitatechnik ‘© minimaler Autwand an Gattern © Vermeidung von Lautzeitunterschieden 3.2.2.1 Die De Morgansche Regel Die Regeln von de Morgan Jauten whe =a bret @) abter G3) 3.222 Der Satz von Shannon Eine Verallgemeinerung der de Morganschon Regelalefert der Sav von Shannon, Fab eA BB I FABRA, be- orb) G4) 16 ‘OPiot- DG: Grona HS Elekro- und informatonstochnix Digitech 3.3. Analyse logischer Verknipfungen Dient wieder der Optimierung! 3.3.1. Disjunktive und Konjunktive Normalform Betrachtung der Verkotpfung y— F(2,b,¢) F=abe+be G5) Durch Anwendung der im vorberigen Abschnit angegebenen Regeli stich der Ausdruck zur Bescieibung dieser Funktion so umformen, dass dieser in des Fora f. Fab-+ac-+bé — DisvniveNommatorm 8.18) F=(atD(a+8)—Konktve Nermatrm aan angegeben werden kann, (OPiot. De. G:Gronau [HSD —Elektro- und Informationstechnik Digitaltechnikt a) Regeln von de Morgan: B= a45 b) Distribuivgeset: a} (b-e (a+b) (aqe) iF tbe =alh-+c) + be=ab tac Phe a2 F =a BE 1 bebe alb 4-0) (00 a)(be-+(b-+-0)} yy —=T- Beide Darstellungsformen haben F = (a+ bo} ((b +e) +80) gemensam, dass nur noch die ei =e zelnen Variable oder deren Nega- F=(at Nara Breroybrere) ‘ni ae cee ae tet) ~~ F=(a+b)ato By “OProt. Dr. G.Gronau [HISD Elektro und intrmatonstechnik Diciaiechik Fab tac} be Disjunklive Nocmaltorm F = (a+b)(a+2) Konjunktve Normatform Zu 1: Lieat sine Same von Podktansdetcken (Konjunktionon) voe, dann wind dic Ar dee Darstellung als disjuk- tive Normalfom (DN) beeihne, 7 2: Liegt in Produkt von Summenausdricken (Disjunktionen) vor", dann wird die Art der Darstellung as kon jive Normalform (KN) bereichne. Sind bei der DN in allen Konjunktionen alle mijgichen Variablen, in unnegierter oder negierter Form, vorhanden, so handelt es sich um eine vollstindige disjunktive Normalform (YDN). Troten entsprechend bei der KN in allen Disjunktionen alle méglichen Variablen, in unnegierter oder negiester Form, af, so handelt es sich um eine vollstindige Konjunktive Normalform (VKN). Ausdriicke der Form abe oder abe wenden dabei als Minterme bezeichnet, Ausdrileke der Form a-+5-+¢ oder a-+-b-+¢ werden dabei als Maxterme bereichnet, ‘Pe dieses Beisel gilt Ein Vergleich dee DN mit der KN zeigt, dass in diesem Beispiel ie KN eine einfachere Realsirungsmglchkeithitet. Komunt die Losung mit hilfe de KN nit zwei ODER-Giiedrn und einem UND. ‘Ged aus, 50 werden boi der DN dei UND Geer und 2904 ODER Glider bendtigt (Prof. Dr. G. Gronaar 7= ak bik [1HSD_Elekto- un informationstachni Diiaiechik | 3.3.2 Vereinfachung logischer Verknpfungen Optimierung bzw. Aufstellen der gesuchten Funktion y(x) Anwendung 1, Eintragen der Minterme in das Diagram. «der vorher behandelten Axiome und Rechenregeln 2, Zasammenfassen von Blicken zu je 2"-Minlésmen mit m ~ 1,2,.... Dabei gilt ~ keine Systematik, mithsam und erfordertenlsprechende Erfahrung (a) Finsen kénnen auch gleichzeitig'zu mehreren Blicken gehviren, ~ Oplimierung nicht garantien. (b) Biscke kinnen sich an gegenibelidgendén Kanten fortstzen « sraphischer Verfahren ~ nur einfach wenn nicht mehr als fin unabhidngige Variablenmiteinander verknlpft sind ~ ft auf gute Ergebnisse + algorithmischer Verfahren (2.B. Quine-McCluskey-Verfaben) ~ selzt Rechner voraus ~ fblyt zu optimaten Ergebnissen = macht Funktionen mit vielen Variablen analysierbar (z.B. 20 Variable => 2° — 1048576 Minterme (x0 OPI0k De G. Groat is OP rat. De G. Gronau] [HS Ele und infrmatonstechnik Digitech] [HSD Elektro un Iformationstechnik Diciaiechrik | 3.3.2.1 Grafische Vereinfachung mit Hilfe des KV-Diagramms ie Konstruktion des KV-Diagramms geht von der Verwendung der vollstindigen disjunktiven Nor- ‘malform aus. Entsprechend der Anzabl der Minterme —bei einer Verknipfung von 1 Variablea eben sich genau 2" Minterme ~ bestebt nun das KV-Diagramm aus 2" Felder. = Ein Diagramm bei dem jedem Minterm eindeutig ein Feld zugeordinet ist. a » ©) Bild 3.4: KV-Diagramme fir 2,3 und 4 Variable In Bild 3.4 ist fr ~2, n ~3 undin= 4 das zugehbrige KV-Diagramm dargesellt. Jedes der Felder {st durch eine am Rand angegebene Indizierung eindeutig einem Minterm zugeordnet. Beispiel: Gegeben ist ein KV-Diagramm in dem den einzelnen Mintermen entweder eine 1 oder cine 0 zugeordinet ist Die Eins, die den Minterm abed charakterisen, gobiet a a? sowohl zum Block A, B und C. ole Im Block A sind dabei 4 Einsen. ofo In den Biicken B, C und D jewels 2 Einsen, le Block D verdeutlcht, dass benachbarte Feet, die einen 112} Block bilden, nicht unbedingt auch geomotisch benach- ofife ‘art sein missen, 77 c Bild 33: KV-Diagramme der Ver- niipfung y= ac + bed +abd + acd (OPiaf. Dr G. Grona Es (Prof. Dr. G. Gronaar 3)[SO Elektr und informationstechnik Digitatechnik Die Verknipfung, die durch das Diagramm in Bild 3.5 beschrieben wird, lisst sich unter der Be- rilcksichtigung folgender Punkte ableiten: «Bei einer Bins, bei der alle benachbarten Stellen Null sind, muss der Minterm angegeben wenden. Bei 2 Einsen in einem Block fall eine Variable weg «© Bei 4 Finsen fallen zwei Variable weg # Bei 8 Einsen fallen drei Variable wes [HISD Elekto- und intrmaionstachnie don’t care“-Terme 5s pi Fle, bei denen sind einige Minterme nicht definiet. 7.B. wenn es sich um Zande ban elt, die aus bestimmten Grlnden nicht auftetenkiinnen, In diesen lle spilt auch dee Wert der Ausgangsvariablen keine Rolle, so dass der Wert angenomimen werden kano, der zur einfachsten Besclueibang der Verknilpfung fut. Deshalb werden soche Mintcrme als ,dlon'eare"Terme bezeichnet und im KV-Diagramm geson= drt gekennzeichnet, 2B. durch . In Bild 3.6 handel es sich bei dea Mintermen abed und 2 bed um won't care“Terme, $0 dass sich im Vergleich oe 24 Bild 35 die Beschreibung von Block B zu be, die von Tet Block D zu ad und die Beschreibung der Verknapfung A le ya, bed) a0 6 * y= ac bbe + abd-+ad a) ‘ereinfacen lst Die yorgeselign, Verfahren zur Minimierung logischer Verknlpfongen fir mehr als funt Variable werden schnell untbersichich: => Anwendung von Optimierungsalgo- rithmen, Auf eine Darstellung wird jedoch an dieser Stelle verzchtet. Digiaiecik] c Bild 3.6: KV-Diagramme mit don’t care Mintermen xa OPiot. Di. G. Gronar [HED Elekro und normatonstochnik Ditech Danach ist der Block A durch ae, der Block B durch Bed, der Block C durch abd, der Block D durch aéd und somit die Verknlipfung y(a,b,cy4) durch iB6 ©Prak. De G. Gronau} [HED loko: un ifrmaonstchnik 3.4 Schaltnetze Digtatechnik | Schaltnetze sind Schaltungen zur Realisierung logischer Verkniipfungen. Die Ausgangssignale hangen direkt von den Eingangssignalen ab, Schalinetzentwurf am Beispicl eines Addierers Im folgenden soll eine Schaltung entwickelt werden, die die Addition zweier Dualzahlen xy und x2 cermidglicht. Zur Durchfuhrung der Berechnung.gelten die bekannten Regeln, (elie ori c+ bed +abd Hacd G18) — Begeben, Bild 3.7: Addition zweier Dualzahlen a), Wahheitstabelle der Addition b) Bik 37a 2g. das in der eeten Stelle von rete Oheriag berchsichigt wenden mus. Di der zuentwerende Adirer muss tern neben de Fingingen fund. woh einen austen Eingang fe den Uberag besten, so dss die Sunume sun der Obra tam Auspang aus und. heechnet werden mus (QPior De G. Gronar S (Prof. Dr. G. Gronaar 37]HS Die Summe g" der mien Stelle und der Ohertag_u” fur die (n | 1)-e, also die nichste Stelle, ergibt sich aus xf und xf und W", dem aktuellen Obering, der aus dem vorherigen Additonsschrtt, stammt Der Zustand fUr (0! muss zu Beginn der Addition zu 0 gesetct werden. > die in Bild 3.7 b) gezeigte Wahrheitstafel. dient zur Bestimmung der logischen Schaltungen. Bintragen der Werte ans der Wahrheitstabelle in jeweils ein KV-Diagramm liefert die graphischen Darstellungen in Bild 3.8 a) und b), die zur Ermittlung der logischen Verkniipfungen flr die Summe und den Ubertrag berangezogen werden kénnen, [HSD___Eleiaro- und Informationstechnile Sad wT OT wt a atest head ot, Das Element mit der Bezeichnung Ver a ann zur Zeit noch nicht ner Bs soll leiglich ver~ ‘eutlchen, dass die Berechoung der Sime ime unl des Ubertrags der n-ten Stelle aus —— —— den Eingebewerien fbr xtuidy’ d&t n- ns sf ten Stelle und aus dem in orberigen Ad- on +}o],, ty. litionsschritt gespeicherten Wert fir den & s oft ule Ubertrag u" bestimmt wird, = a » Bild 3.9: Schaltnetze zur Realisierung eines Addierers Bild 38: KY-Diggramm und logische Verkntpfung fie die Summe sa) und frden Ubertrag » ee OProt DG. Gronaw po ©Prak. De G. Gronau} [HS Elektro und infrmatonstechnik Digitech] [HSD Elektro und Iformationstechnik Digitales | oa a 3.5 Ubungsaufgaben zum Kapitel 3 x] =. a] _}* Aulgabe 1: Schaltnetze + “+ Eniwerfen Sie ein Schalinat flr einen Code-Umseizer, dee a » le dle Anveige einer Zier, die mit Hilfe eines BCD-Corles ‘gegehen ist mit Hilfe einer Siebensegmentanzeige ermiig- Die Betrachtungen fubren auf die disjunktive Darstellungsformen lich, Die Ziffer 1 soll durch die Elemente b und dargestelt werden, Triflt eine Pseudotetrade am Sebiltnel en, s0 soll 4 SAFEST ahd eR to 820) die Anzeige E fur Error) anzeigen. un wh ae ah a ad 21) lie mit Hilfe von Invertem, UND- und ODER-Gliederm die in Bild 3.9 angegebene Schaltung liefer. Das Schaltnetz ist so 7 entwickeln, dass es unter der Ausnutzung der verschiedenen Darstellungs- formen fir die Zahlen 6, 7 und 9 midglichst einfach wird. (Prot De G. Gronau » (Prof. Dr. G. Gronaar oT]| HS0 Elektro und inormatenstochnik Digtatachnik] [1HSD_Elekto und iformationstachnic Diiaiechik | Lasumg 1 ~ Element e ~ Blement de Darstellung des BCD-Codes und die Zuordnung der Codewsirter 2a den Leuchtelementen der An L i rive lene ifiye Elemente fol y, fori, Kims) lapped else fol ito cc Boo oo TT rT To ihn if xfo] t 1Jo003| |ol11 0000 7 7 2}00 10) |1\ijo/1 a ol1 Teetment ewe soo iq) Titioodr d= ktal elm +a ene 4jor oo} oro ry “Eh r £ sor 01] jon tol as Benes slo 1 of |x/ojialalals E . x 7lo1 11] [1 |1)1]00.x\0 2] TAT afro-o of rary) 9.8 a fio oa] |itixlola|t oem tn wol1.o 4 0]] Alojo/1/a/ala nifio raf |iololriaia|t oft tple li RiPT 0 oje Too rrr 2 Biri oa) tjololiriia , —evtamn watt 4 o][ ajojo/i/a/ala cya fa PEE isft ta af) tjojojiaala @ OPi0k De G. Giona] pa (OPrak Di GGronat] [SD Elektro- und informationstechnik Digitaltechnik | [HSD —_Elektro- und Informationstechnik Digitaltechrik | “Zuordnung der Kombinationen k, l,m und n 2u der Elementen a,b, de, fund g der Anzeige ther Element ‘i Aufstellung von KV-Diagrammen: ~ Element a: ~ Blement b: : - i Eo ‘ntstat fo, ih 7 a-kimtintin be mE) TE) mnkimkn = Schalinetz nur Ansteuerung der Anzeige (Prot De G. Gronau oy) (@Piok- Dr G. Grama 95)[[HS0 Etro und inormatonstochni Digtaachnik) «(SO Eek und Iieratnstachnk Digitech] a ' : ‘Thoorien, die sich intensiv mit der Analyse des rilichen Verhallens Komplexer Systeme, so ge- 5 2 & a nnannter Automaten, befassen. ot vi se = ' oe > Automatentheorie: Sie befasst sich mit der Analyse der Aufgabenstellung zur Vereinfachung der E t = a Beschreibung des Schaltwerkertwurls und Yeringerng des Aufwandes ‘ é ica Prot. DEG. Gronaw pr Prof be Crona] 4 Schaltwerke Das Verhalten der Schaltung hangt nicht nur vom momentanen Wert der Eingangsgré8en, sondern zudem noch von den in den Speicherelementen gespeicherten Werte, ab, = Dh. die Vergangenheit wird bericksichtigt. Der innere Zustand der Sehaltung, Lh. die Werte in den Speicherelementen, ist somit mitverantwortlich fir das Verhalten am Ausgang, Diese Schaltungen werden sequenticlle, logische Vérkntiplungssclaltungen oderin Kurzform, SSchaltwerke" genannt. Der zeitliche Ablauf wird durch ein zusatzliches Takisignals gesteuert. Das Takisignal sorgt dafur, dass die Speicherbausteine 7u genau definierten Zeitpunkten die ‘Signale Uhemehmen und solange halten, bis darch ein neues Taktsignal neve Zustinde ange- ‘nommen werden missen. Die theoretische Behandlung erfolgt-mit Hilfe der sequentiellen Schattalgebra, 7 [HSD —Elektro- und Informationstechnik Digitech 4.1, Beschreibung von Schaltwerken a tad IZ pZaniZq Me Bild 4.1: Aligemeine Darstellung eines Schaltwerkes Analyse nacheinander ablaufender, dh, syncroner Prozesse erfolgt mit Hille der Automatentbeo- Allgemeine Beschreibung Schaltwerkes durch ‘¢ Eingangsgréen (x1,.19,...,44)=X ‘© AuspangsgriiBen (y1,99,...,)=¥ «+ inneren Zustandsgrien (2, Analyse des Verhaltens des Schaltswerkes in Bild 4.1 haben sich zwei Beschreibungsvarianten eta- bier! ‘Mealy-Automat oder ‘Moore-Automat Prof. Dr. G. Gronait 9HED Elekto und informationstechnik Digitatechnik Allgemeine Beschreibung des Automatenverhaltens 3 4) Bild 4.2: Allgemeine Darstellung und Beschreibung des MEALY-Automaten ae a oH er= fe") Sr Fenciad) Bild 4.3: Allgemeine Darstellung des MOORE-Automaten “Trot der unterschiedlichen Dartellangformen snd ds beidenpezegten Automatenbeschrihungen gleichwerti. Es ast sch nachwveiten, dass x74 jedem Meore-Automaten enen aguialenten Mealy-Aviomaten Und umgekeht gi, + ott dor Netwerke Fund g Autzaben: y Realisierng der beabtgtenSpeichereemente 1 ‘OPiot- DG: Grona HS0___Elekro- und informatonstochnix 4.2. Speicherautomaten, Flipflops Aufgabe: Speicherung von Signalen tber eine vorgegebene Dauer zur Weiterverabeie tung. Durch gezielte Signale tbernehmen sie die am Eingang anliegenden Zs1- stinde! Digitatechnic| Jedes dieser Speicherclemente stellt eine sequentielle, logische Verknipfungsschaltung mit einer ‘Zustandsgrote dar, die als Speicherautomat angesehen werden kann, ak") (43) a— go fy =| o aio agi Bild 4.4: Allgemeine Darstellung und Beschreibung eines Speicherautomaten tharakteristischen Glei hung fbr" Digitech ichorsp SchallzichosZastandsiabale) ~Chatakionsischs ankoagestewet) ‘Glechung TK Dir —fe Bild 4.5: Aufstellung pangiger Speicherelemente Es ist anzumerken, dass beim RS-FF die Eingangskombination RS — 1 nicht erlaubt ist. Diese Kombination liefert zwar einen eindeutigen Ausgangs7ustand, der jedoch 7u einem nicht «indeutigen Folgeverhalten fhren kann, Aus diesem Grunde ist ein derartiger Zustand durch eine Uber die Ruckkopplungszweige — See] OF) eae” ee pee, an » Bild 4.6: Ableitung des RS-Flipflops, Grundschaltung mit zwei NOR-Gatiern a), Zustandstafel b) Digitatechik Ende des (n-1)-en Zykluses: R*™!, 8-1, Of — Qf und Qf Zykluses wird in Gedanken die Verbindung Vj aufgetrennt, Es Hiegen nun R", Za Beginn des o-ten 0" ist cine Funktion der Bingangsgré8en und des Wertes Q”" S*0F —Q}, Gf und Qf" an und es gilt Modifzierte Beschreibungsforn init Hilfe der Funktionen gy und go or RT 4s) SIFT eo 41 und gy KOnnen durch Schalinetze easier werden, Cee. 6 Goma TOL (Prof. Dr. G. Gronaar 18Diganecty [HSD___Elekto- und iformationstechnik vik | Bei realen Gattern geht ein Signal -entweder Q; oder Q3— ent ae au 1. Aber wir wissen nicht welehes, so dass der Folgezustand nicht yt = FOP G46) ‘cindeutig angegeben werden. Aus diesem Grunde stellt der Wechsel_ Wahrheitstabelle des von R= S=I nach R= S—O einen nicht erlaubien Zastandsweehset — NOR- Gattrs G46) in G14) liter: Of RSTO an dar, der verhoten werden muss. — Hierzu kann entweder R= §~ | oder R=S=0 Yerboten werden, || b | atb at ‘de"Morgansche Regel lifer: Of = F(9" +0) 8) Wind verboten, dann ist der Zustand Q>der ai Qi komple- 0/0) 0) T entire Zustand, dh. Q> = Gj, sodass der FinfachheitweaenQ=Q — |9/ 1) 1) 0 Da sich die Schaltung symmetrsch verhalten muss, lsst sich aus der Betrachtung mit einer ge6ft- und Qy~G geselrt wird. Bei einer Betrachtung des Zustandes@kann —|1/ 0 1) 0 neten Verbindung V3 in analoger Weise die Beziehung zur Berechnang von Q§*1 in der Form, nun festgestellt werden, dass Qn } geht, wenn Sauf Igehtundg@ — [1,1] 1 | 0 “a auf O geht, wean R auf | gehen, Mit anderen Worten $ (engl: 0) ableiten. BPP (49) sex @ aut 1 und R (eng. rest) Set Q auf O-urick. (ros OPI0k De G. Groat (108 OP rat. De G. Gronau] HO Elekre- und normationsiehrik Digitech] [SD _—Elekivo- und informaiionstechnik Digitech] OTR OH) Nachivil der Schaltung: Jede Anderung der Eingangsgrdtien R und S wind sofort am Ausgang witk- amit erg sich BATH. GS) sam, = Schaltung ist transparent. 1 21 byreas ‘0/0 o1 1/0 aja FUrR—$— O bleiben die Zustdnde Q und Q> unverddert. Mur RT und'$ —O geht Q; aut 0 uot 2 aut Lund fur RO und §~ 1 gebt Q; aut 1 und Q2 auf, Der Zustand R =~ 1 liefert am Ausgang mit Qf"! — und Qf!" —O einen eindeutigen Zustand! Was geschieht wenn R — § 1 auf den Zustand mit $ 0 wechselt? Unerwinscht! Verwendung von zwei UND-Galtern sorgt daflr, dass nur in der Zeit, in der das ‘Taktsignal C (engl.: clock) anfiegt, Anderungen an den Eingdngen R und San den Ausgdngen wirksam werden, > taktzustandgesteuerte Fipflops, fs cs - le a ») Bild 4.7: Taktzustandgesteuertes RS-Flipflop a) und Schaltzeichen b) [eben den takizustandgesteuerten Flipflops, gibt es Pipflops, die den Zustand der Fingangsgro- Ben zu ganz bestimmien Zeitpunkten hernehmen. In diesem Fall dient die ansteigende oder die abfallende Flanke des Taktimpulses als Steuersignal. Flipflops, die auf Flanken reagieren werden als flankengesteuerte Flipflops bezeichnet. Im Schaltungssymbol wird diese Bigenschaft durch ein zusatzliches Dreieck am Taktanschlu8 C gekenneichnet, Dementsprechend handelt es sich bet den in Bild 4.5 gezeigten Flipflops um flankeogesteuerte Flipflops. (Prot De G. Gronau 105 (Prof. Dr. G. Gronaar 107]HED Elektro und informationstechnik Digitatechnik 4.3.1.2. RS-Flipflop aus der Verwendung von NAND-Gatter oben dem gezeigten Aufbau gibt es andere Realisierungsformen des RS-Flipops. Bild 48a) eigt dig Realisierung eines RS-Flipflops mit Hilfe von NOR-Gattern und Bild 4.8 b) die Realisierung mit Invertern unl NAND-Gattern, =U PE} abe J rai oe c] | a ———_I » Bild 4.8: RS-Fliplop mit NOR-Gattern a), RS-Flipilop mit Invertem und NAND-Gattern b) “Zur allgemeinen Analyse der Schaltung in 4.8 b) werden wie schon zuvor die Auspange in Q ~ Qy und @ = Q» umbenannt, Da eines der beiden Gatter, bedingt durch einen nicht exakt identisehen Aurbau, schneller ist, wird nach dem Anlegen einer Signalkombination an den Fingiingen, das schnellere FF zuerst den Aus- gangswert aktualisieren, Um genau dieses Umschaltverhalten analysieren 2u kénnen, wird in einem Gedankenexperiment die Rtickkopplung des langsameren FFS, hier die von Q>, zum oberen Galler aufgetrennt, so dass die Schaltung, die in Bild 4.9 dargestelt ist, entstet. cro OPI Di. Gronat HS Elekro- und informatonsochnix Digitech] “Zum Zeiipanikt iq, ch. im Augenblick des Si- gnalweehsels von RF, S, legen RF, sowie |s-—S*[7 a. ot die Speichereustinde QF und Q! an den Ein- , : angen der NAND-Gatter an, In Gedanken wid nun der in Bild 4.9 gezeigte Schalter gesfinet, ee et so dass das obere Gatter das neue Ausgangssi- ®*—ae{! Py s anal OF"! = O57 an den Gaiters Hiefert und Qo gebt aul Q5** Bild 4.9: Fp alert Racioys 2s gill somit an baw, 10) ‘Aus Symmetriegrinden ergibt sich aus entsprechender Betrachtung fir Qf" die Beziehung Op Rgy ts", aap so dass dic in Bild 4.10 gezeigte Wahrheitstabelle fir das RS FF angegeben werden kann, (GPiok De G. Gronaut = 109 [SD Beto ud intormatonstechnik Dialectic oy Rotts" OF Foh+R" © Der Zustand R == 1 ist nicht erlaubt, da dieser Zustand beim Wechsel au —S~ Qu einem unbestimmnten Verbal- {en fh, Iniemer Aufbau sowie Exemplarstreuungen fuhren ‘av utalligen Ergebnissen, Bild 4.10: Wabrheitsiabelle des RS-Flipflops Nachteil auch hier: Anderungen an den Eingingen wirken direkt an den Ausgingen, d.b, das FP ist stindig transparent, (Lit “OProt. Dr. G.Gronau [HSD Elev und informationstechnik - 43.1.3 Taktzustandsgesteuertes RS-Flipflop Digitatechik Um die Eingtinge des RS-Flipfiops mit einem Steuersignal (CLOCK) aktivieren zu kinnen und somit die standige Transparenz. zu umgehen, werden diese, wie in Bild 4.11 gezcigt, zusatztich mit cinem Steuereingang UND-verknipit. la Bild 4.1 sind die zusitatichen AND.-Galter und de workin denen INVERTER ditekt durch NAND-Gattr rset Dee Vor. [5 1 tel dieser Bauflorm leg in der Verwendung von ver glelchen cs 2 atten. Daduch wied de Herstllngeinfcher! © Zor vereinfachenden Darstellung des taktaustands- ral jz gestewerten RS-Flipilops nach Bild 4.11 wird wie. & bed zuvor das in Bild 4.12 gezeigte Schaltungssymbol Baa 44; Gaussians Fipsip verwendet is q — a} in| Bild 4.12: Symbol des takizustandsgesteuerten RS-Flipflops (OFrot. DEG. Sona 1HS0___ Elektro- und informationstechnik Digitatechnik 4.3.1.4 RS-Master Slave Fliptlop Bild 4.13 zeigt eine weitere Variante des RS-Flipflops, das so genannte RS-Master Slave Flipflops. ss 2-5 oy Das vordere RS-FF (Master) stellt an seinen Aus. © Pewee] g peel] mm Q in sgingen zim Zeitpunkt der abfallenden Flanke des" e Clock-Signals die Fingangssignale fOr das hintere RS-FF (Slave) bereit. Dieses Signal bleibt an diesen Ausgangen, de das Clocksignal auf Null gebt bis zum ‘Taktende erhalten, Das hintere RS-FF (Slave) wind jedoch mit dem invertiewten Clocksignal gesteuert, dh. es reae giert wenn der Master speichert und gibt dementsprechend die Ausgangssignale des Masters an die cigentlichen Ausgéinge, Diese Signale bleiben nun bis zur nichsten abfallenden Flanke des Clock- ‘Signals erhalten, da zuerst wieder das Master-FF und danach erst das Slave-FF aufgesteuert wird. Bei diesem RS-Master Slave Flipflop wird also mit der abfallenden Flanke des C-Impulses der Qr Ausgang des Slave Flipflops gesetzt. Das heibt flir die Ausgangswerte sind die Werte von R baw, Skurz vor der abfallenden Flanke mafigebend, Zustinde zu anderen Zeitpunkten haben keinen Einfluss auf das Ausgangsverhalten des Flipflops. me ‘OPiot- DG: Grona HS0___Elekro- und informatonsochnix Digitech) Anmerkung Die Verwendung des Master-Slave Prinzips fihrt 2u einem flanken- sesteverten Flipfop! Vorsicht: Auch beim RS-Master Slave Flipflop ist die Eingangskombination R — S — | verhoten! (CPL DEC Goma —— 113 [SO Elekto- und iniormationstechnik 4.32 JK-Master Slave Flipflop Beim RS Digitech Flipflop ist der Zustand Sat vehain, cade bein thee |, ge gmeat 5 oumonerapers | La pEPeb fe ‘ Verte atest . ‘Unter Berlicksichtigung der Wahrheits- © tteledesSFiptops nw Bid 10 |e Ta boat © PL Ye 3 {st es sinnlos den $ Eingang aktiy zu © "7 — lassen, wenn Qy = 1 ist, denn in die- hatte $= 1 keinenBinfluss aut 1. Enisprechend ist es zwecklos fir Q = 1 den R-Fingang aktiv zu lassen, denn R= 1 hitte auch hier keine Wirkung. Um also zu verbincern, dass R und S gleichzeitig 0 sind, wird das RS-Flipflop, wie in Bild 4.14 ereigl, erg. Dies hat zur Folge, dass beide Bingangssignale nun auch den Wert 1 annehmen ‘tren, Dadurch wird, wie leicht nachzupeifen it, ein Weehsel des Ausgangssignls ereiht, 50 «dass die vollstindige Wahebetstabelle des JK-Flipfiops de in Bild 4,15 gezeiate gestalt eh. Die Werte J = — 1 am Fingang sind somit erlaubt. Bild 4.14: Actos cine Ripe ame “OPrak: Di-G-Groman Digitatechik 8) FR OT eT) oo ee of1po 4 to; a) Di ere Bild 4.15: Wahrheitstabelle des JK-Fliplops (Prof. Dr. G. Gronaar 115,HS0___ Elekro- und informationstechnik Digitatechnik Hin sehr inteessantes Verbalten stellt sich ein, wenn die Eingangsaustinde zu J — K — 1 gesetrt werden, Dadurch ergibt sich das in Bild 4.16 gezeigte Ausgangsverhalien. Bei jeder abfallenden Flanke wechseln die Ausgangsaustinde des IK-Flipflops, dh. dass das JK-lipflop mit J = K = | als Frequenzteiler eingesetzt wersen kann, e,ftri titi re oot PT | Py tf eg. t Pri t Prd Bild 4.16: Verhalten eines JK-Plipflops mit) —K —1 m6 ‘OPiot- DG: Grona HED Elekro- und informationstechrik 4.3.3. D-Flipflop 4.3.3.1 Taktzustandsgesteuertes D-Fllpflop Das D-Mipflop (Delay-FF) hat die Aufgabe den am Eingang D anliegenden Zustatd wahrénd ei- nes Taktzyklusses am Ausgang flir den nichsten Zyklus beretzustellen. Eine Realisening dieses Speichertyps mit Hilfe eines RS-Flipflops und die 7ugebirige Wertetabell, bei dem R = Sst ist in Bild 4.17 dargestell. Digitatechnic| < [op [sR [ort Opoloi1) oF Olt [1 0) oF a b) Bild 4.17: Taktzustandsgesteyertes D-Vipflop a) mit Warbeitstabelle b) (GPiok De G. Gronaut = 17 [SD Elekto- und iniormationstechnik 43.3.2 Flankengesteuertes D-Fliptlop Die bislang behandelten fankengetrigger- ten Flipflops Uberehimen die Signale bei deraballenden Flanke des Taktsignals. Das heitt dass die Ausgangssignale erst wah- rend der zweiten Takthalfie anstehen. Die Digitech oe ab g Anwendung eines solchen Bauelementes in Le einer synchronen Schaltung, bei der meh = ss rere Prozesse parallel ablaufen,-wirkt sich ae = nachteilig aus, da dieses Verhalten beson- ders beobachtet werden muss. Gllnstiger hingegen lassen sich Bausteine einsetzen, div die S ‘an den Einglingen nur in einer kurzen Zeitspanne Ar, die kurz vor der ersten Takitlanke endet, beob- achlel. Diese flankengetriggerten Flipflops ibernchmen die Zustinde mit der ansteigenden Flanke. Das in Bild 4.18 heschriebene Master-Slave D-Flipflop, mit dem Inverter fr das Clock-Signal am Master-FF, fiefert die geforderten Eigenschaften, Durci den Inverter im Takteingang des Master Flipflops ibernimmt der Q’-Ausgang den an D zum Zeitpunkt 1 anliegenden Zustand, wobei fy den Zeitpunka besebreibt, der kurz vor dem Anstieg des Taktsignals liegt. Kurz danach, dh, unmittelbar (uss “OProt. Dr. G.Gronau [SD Beto und intrmaionstechnik Dies nackem die Takianke von auf 1 gegangen ist, Ubernimmt das lave-Fipflop diesen Zustand und hilt ihn so Uber eine Taktperiods Anmerkang: Da in se vielen digtalen Grundschaltungen eine Vielzahl von Fliplops verwendet werden die 2u Begin bestimunterZyken einen defneten Zustand (inderRegel Q—1)einnehmen sollen, werden die Fliplops mit einem usazlichen Reset-Eingang verseben, (Prof. Dr. G. Gronaar 119[HO Geto und intormatonstechnic 4.4 Automatentheoretische Grundbegriffe "Naan ta) cs Bid 4.1: Allgemeine Darstolung eines Schaltwerkas Allgemeine Beschreibung Schaltwerkes durch: © FingangserBen (41,22,,...9)=¥ © Ausgangsgriven (91,925--.,9)=F © inneren Zustandsgritien (21,225..-y2m)=Z Die Beschreibung des Automaten erfolgt durch ye Automatentatel oder in Zustandstolgediagramm Ausgehiend von den miglichen Zustanden gibt die Automatentafel den Folgezustand mit det zuge- borigen Ausgabe fr alle Eingangskombinationen an, Darstellung: Folgezustand/Ausgahe ie ©Prot. De. G. Gronau [HED Elekro und normatonstochnik Diatatecie BBoispiol: Serieller Addierer (Additionsauto- mat) Darstellung der grundiegenden Gedanken der Automatentheorie am Beispiel des vor gestellten Addierers, Bild 3.9. Ohne U" zu kennen, kann s* und. U*" nicht berechnet werden! Bild 3.9: Schaltnetze zur Realisierung eines Addierers [SD Elektro: und Inrmatonstachni Ditaiecik | Herleitung der Automatentafel in Bild 4.19 b) eo Basidnd | Foigerustand 2° wt)/o* * fur die ingabe x14 pofela{ o [it o fo; oi ou ofitot 6 ALO) AOD|aOVl eOVl aC ato [za 0" = 0) 100 fen(Ov1 [zs0V1 ex(1O tfofol = 0) s1(0v0| za OVI exOMI e410 Tiel Lza( tf" = 1) | xp (OW1 |z4( D/O zal 10 25( 11 han [es{ a” = 1) [o(O¥ [za( VO zat 10 es(1 a) - 4 b) Bild 4.19: Wabuheitstabetle a) und Automatentafel b) zur Beschreibung der Addition ‘Zor Verdeutlichung des Ablaufs der Addition werden alle Miglichkeiten, die wahrend der Addition auftrten kénnen, durchlaut Vertikaler Richtung: alle migliche Zustinde Horizootaler Richtung: Folgezustand/ Ausgabe (hier fir alle mbgliche Eingabekombinationen x142) i [HED loko: und ifrmaonstchnik Didatecie | Ageend vom Zsa mit ~O wi das Vern des Aiton Automate tablish vero. ©Prak. De G. Gronau} Zustand | Folgeastand 2°"(0")/ 2 Air die Fingabe 08 ojo on (P=) OO OOM ey, zx( O° = 0) es(0¥0| (OVI eV xl) xO OT OVI ally, ‘011 0 20/1) Bei der Aufstellan der Auomatentafelwied immer wenn eine neue, Situation aut dh. cin usbekanntr Zustand inti ein newer Zustand eingeUet, So ert sich fr den Adder + Zustand: mit =O ~ 00 am Bingang ‘ein EinztTen der Kombination 00 biibt der Aire in den Zustand, lifet arm Ausgang O und watt ai eine weitere Eingabe = 01 am Bingang ‘Bim Hinton der Kombination 1 get der Addicrrin den Zustand, fet am Auseang | und waret auf cine weitere Eingabe, (OPiaf. Dr G. Grona DY (Prof. Dr. G. Gronaar 13]HHS0___Eekvo- nd formaterstachnik Digiateomik) Eiekto- und ntrmaorsachik Cigiatocni ~ 10am Hngans Filson Tyr) Bei de Beractung der Automaenttel ft non Bsr iafon der Kombntin 10 ghtdor Ain asta ism Aten ot wat Dlgesiand TCU /et) Bel safe wits Eng Tur ci Eingabe xf = Ham Bingamg Beim Enteffen der Kombiation 11 goht dar Addierer in den Zustand zit uJ, efert am Avsgang (und wate au eine weitere Lingabe, + Zustand: = mit = 0 ~ lnm Zustand sist wie im Zustand ee Wert Me O° 0, Damitisereut analog zum Zustal > daselbe Zastandsflgevesalen festzstllea 4 Zasand: = mit = 0 ~ Im Zustand 2st ebenfils wie in den Zustinden 2) und zs der Wert fi U* —0. Damit ist erneut das zum ‘astand 23 analoge Zastandfolgeveraltn festustllen, Anmerkung: Das Veralten des Adir-Avtomaten in den Zustinden und x muss ideaisch en, abi de Addition die Reihenfolge der Sunmanden keine Rolle spiel. ln folgenden wird deshalb sts beim Aufecen yom "= 1 mit =O der Zustand 2 verwendet Es gibt zwei Gruppen von Zustanden: ‘Gruppe 1: 21,22 sowie 23 Gruppe 2: z4 und zs lneshalb jeder Gruppe zeigen alle Zustande iden- tisches (iquivalentes) Veralten = Fin Beobachier des Automaten, der nur die Eingabe und die Ausgabe verfolgt kann nicht e enmen, in welchem Zustand sich der Automat go= rae betindet. In der Automatentheorie- werden solche Gruppen deswegen auch als Aquivalenzklassen bezeich- net. ‘Aus jeder AquivalenzKlasse wird ein Reprisentant ausgewa. 2 flircp und es a firzs oa} mn zi( = 0)|z1(0¥0 eV zOVl e170) [10/0 x01 sO D0 = Reduzierte Automatentafel (ra OProt DG. Gronaw 126 ©Prak. De G. Gronau} [HED lero und inormatonstochnik Ditech [HED loko: un inrmaonstchnik Digitech + Zastand: 2 mit 1 = 00am Bingang ‘oim Hintrefen der Kombinatin 00 geht der Addie in den Zustand, lift am Ausgang 1nd wart suf cine weitere Eingabe = 91 am Eingamg ‘Heim Einteffen der Korbination 01 leit der Adder im Zastand c,lefrt am Asp O und wart auf cine weitere Eingabe = 10am Fingang ‘oi FinirtTen der Kembinaion 10 best dee Adee ehenallt i Zustin 2, eter am Auseane tnd wart auf eine weitere nga. = 1am Eingang, ‘Bcim Finetfen der Kombinaion 11 tnt nun der Sondra cin, dass bide Einginge und der Ubetrag I sind, Der Adiorer geht in einen noch nicht dagemesenenZasand, den Zustand cs, der am Ausgang | eter und aut eine weiter Eingahe wart ‘+ Zastand: <5 mit ~ Imm Zastand zs is eenfals wie im Zustand 2 der Wert Ur ‘asttbe Zostandsolgevehatenfestrseten, amit ist analog zum Zustand ct Zustand | Folgezustand 2°" w"")/s" 2 fr die Eingabeo 2x} or 10 Bild 4.20: Reduvierie Automatentatel zur Beschreibung der Addition Die Automatentafel wird so oft vereinfacht bis keine weitere Vereinfachung mer miglich ist! liefert die minimale Anzahl an bendtigten Zustinden, (OPiaf. Dr G. Grona 1s (Prof. Dr. G. Gronaar DT[HO Geto und intormatonstechnic Gratsche Darstllang des womatenveria Digitatechnik ss durch das Zustandsfolgediagramm Jeder wird miigliche Zustand durch ein Kreis dargestelt, © Von jedem Kreis weist nun flr jede Folge an der Automat als Folgezustand annimamt ‘ Der Piel erhaltjeweils die Eingabezeichen / Ausgabezeichen izangswerten ein Pfeil auf den Zustand, den ‘Zor Ubersichtlicheren Darstellung werden mehrfache Oberginge von einem Zustand auf den- selben Folgezustand nur durch einen Pfeil gekennzeichnet, an dem jedoch alle Ein-/Ausgangs- ‘Kombinationen anzugeben sind. z BOAT pan ovo y we CG) ) 2 Bild 4.21: Zustandsfolgediagramm des Addier-Automaten [SD Elektro: und Irmatonstachni 4.5. Schaltwerkentwurf Dighaliechiik | Zusammenfassung: Automatentafel und Zustandsfolgediagramm dienen zur Vereinfachung der Auigabensicllung. Frage: Wie kann aus der reduzierten Automatentafel die bendtigte Schaltung ermittelt werden’? = let Lae elt feyoy tefl | Bild 4.22: Reduzierte Automatentafel mit Codierung der Zustinde Schaltwerkentwurf am Beispicl des sericien Addierers erldutert, Hier muss eine Sehaltung gefun- den wenden, dieden Ubertrag fur die nachste Stelle liefert! Moglichkeiten: # Verwendung des D-Fipflops als Verziigerungsglied, ‘# Verwendung anderer Flipfloptypen, aber wie? (8 OProt DG. Gronaw [HSO Etro undinkrmatonstchnic Frage: Was hat de Betachtung ge7cigt? Durch dic Unersichung der Automatestafel Keante ‘ine Verringeruns der Zustind eeicht werden! Digitaltechnik | Die Redurierung cnes Automaten tll ches Zale Schalwerkanalse dt ~ Rerierung des schaltungstechnischen Auran- es, Minimicrung der Anzahl an bendtgienSpei- sierlementen!| Ur Nz Zastinde erie sich di benige Anzabl an Speicherlementen Ns aus p= [NAN am Boispol Addiorr: Nz— 2 Ny— Dieses entsricht such dem Ergebnis des i vorhe- sigea Kapil vorzstellien Addirers (Bild 3.7, bet ‘dem cin Speicheraio! als Veraierungscement be rntigt wurde um den entschonden Chertrag fr die [Addition dor chit Sele besitzaaltn. 130 ©Prak. De G. Gronau} [HISD Elekto- und intrmatonstechnik Vorgeiensweise 1. Autstllen der reduvierten Automatentafel 2. Codierung der Zustande, fr zy den Wert 0 und fur zs den Wert 1 3, Erginzen der reducieren Automatentafel gem Bild 4.22 durch zustzliehe Spalteneintrige fr Of baw. Of" un durch die Codierung der Zastinde Digtatechnik | asind]| Folens 2°79 Trae Fingabs 0 | ee OPTS oF Oa] 0 [fo] 1] TTF alt] (OPiaf. Dr G. Grona 19 (Prof. Dr. G. Gronaar 13]HED Elekto und informationstechnik Digitatechnik Foetal 7 rai ge eee a ore ope aera ‘Nun wird Uberprft, bei welchen Kombinationen von Bingangswerten mit Ausgangsustiinden, der Speicherwert im Folgezustand bw. die Ausgangsgriie eine 1 annimm. Wann ist det Obervag Qf" = 1 OF = 48 (OPO) +af C4 Got (4.13) Wann st die Sarame ¥*— #1 eatae ou OMA YB Hy Vel (41d GiL(4.13) deinhaltet das Speicherverhalten des Automaten, das mit Hilfe des Speicherelementes realisiert werden muss, ‘Zubilfenahme der charakterisischen Gleichung des jeweiligen Flipflop-Typen in Bild 4.5. 1. Realisierung mit D-Flipflop, charakteristischen Gleichung: @*1 = D* 2, Realisierung mit JK-Flipilop, charakteristischen Gleichung: "1 = RF Q" 47" GF 132 ‘OPiot- DG: Grona HED. Elekro- und informatonstochnik Digitech 2 1. Realisirung mit einem D-Plipflop Of = Dt=sptetot tet (415) lion die in Bild 3.7 gercigte Reschaltung des Veraigerungsglieds, das aus cinem D-Flpflop be- stcht Zu 2: Realisierung mit einem JK-Flipflop, charaktersischen GleichungsO"™! RQ" J" OF f Ot +l Of = xt xh +x} Ot BOT (4.16) X48 (Of + Of) + Gt Bx) Of fi! = (xp xB +a 443) Of at 03 OF Of = oh +x) Of tap OF OP ROR GW p8) Of ah 8 G ay * # Koelfiriemervergleich in G1(4.17) expibt KT =x. und J? =x x} baw. Ktped (48) uate (4.19) OFar De 6. Goma 133 [HSD Elektro- und Informationstechnik . Digitech Ht Fag a) athe! Bild 4.23: Schaltwerk zur Erccugung des Uberitages fr den in Bild 3.9 gezeigten Addierer. Rea- lisierung mit JK-FF a) und mit RS-BE b) Analog dazu lisst sich das Schaltwerk auch mit Hilfe eines RS-Flipflops entwickeln! (3a OPrak: Di G. Gronat [SD Eleto- und intrmaionstechnik Zusammenfassung: Digitatechik Mit Hilfe der Automatentheorie ergibt sich eine thersichtliche Beschreibung des Schaliwerks, BBs lasst sich dadurch die Anzahl der Zustinde und somit die Anzabil der Speicherelemente Ir den Schaltwerkentwurt reduzieren, Eine tabellarische Darstellung der notwendigen Scharite ist der nachstehenden Aufstellung zu entnebmen. 1, Verdeutlichung des Auvomatenverhaltens durch ein Zustandsfolgediagramm oder durch di- rekies Aufstellen der Automatentafel Reduierung der Automatentafel durch: (a) Bilden von Aquivalenzklassen (b) Auswahl von Reprasentanten 3. Angabe der reduzierten Automatentafel 4, Bestimmung der bendtigten Speicherelemente aus Ns= faz] S. Codierung der Zustinde 6, Erginzen der reduziesten Automatentafel mit den Spalten zur Codierung des Verkaltens der Speicherglieder und Fintragen der Zustandscodierung (Prof. Dr. G. Gronaar 135[Hs eta ik [SD Elekto- und Iiormatonstachni Ditaiecik | 7. Nasellen der Verkoipungspleichungen fr Erganzen der Automatentael und Zastnde codieren (a) das Zustandsfolgeverhalten der einzelnen Speicherglieder sowie fir - (b) das Ausgabeveralten [sn Folgezistnd/Ausgabe 8 Vereinfachen der Verknpfungseleichungen AACA A A 9. Kocttzintenverpeich (Verknipfungselcichangen + charakterstische Geichung des FF) ae 4 4 : q Ze o 10, Angabe der Schaltung tater tae : to ‘Zur weiteren Verdeutlichung des Verfahren erfolgt abschliegend die Betrachtung eines weiteren hf [a 0 1 Beispiels. Gieictungen austell, mininren ud Beschaltong exmitteln [Nar drei Zustinde be ze Mip-Fops (vier sind mglich Vierer Zustand - FOB als don't care! (Charakteristische Gleichtng flir IK-Flip-Flop: 0"! = K*Q" 4°07 (138 Pro DEG. Grona (8 ©Prol. DG. Gronau) [HED Elen und inormatnstochnik Diaechnik) [HED Eleto- und Iformatonstchnik Digitech Beispiel 2: ei Entwickeln Sie einen Automaten, der aus einer seri- Untersuchung einer Bitfolge zousd [—s>0 ] £ cll am Eingang E anliegenden Bitlolge ein besimin- auf das Datenwort 101 oe Jal tes Datenwor erkenn und sein Aufaeten am Ausgaog vt A anzcit, Dabei soll das Datenwort nur dann be- ‘eeu inn rt ricksichtgt werden, wenn es sich nicht mit einem — 1100140071 ° vorhergehenden sleicher Form uberschneldet (oh- ne Uherschneidung). Boi der Realisierung des Auto- ratensolen IK-Flip-Flops benutzt werden SALT A+ 00000001000001 far fs Of = OE GE TOE Zastandsfolgediagramm des Automaten autzeichnen ‘Autofnatentafel erstellen a or! — Bom oF 1 ~~ ROR si! — Fs + EG a “pestany (FRIES ASS e[xofoyo = cor Foray efelofi]a] ot" Brot 40s 1 x[ol1[o 7 x[olt]0] xo ae > j0 OF =F a ———_— ZA) Ai0 Ba Bi | jd % Kf | As Keine Vereinfachung méglich, =» Ng [td(3)] =2, (dh. 2 Speicheretemente) (OPiaf. Dr G. Grona 137 (Prof. Dr. G. Gronaar 139][SD Elektro: und inormatonstechnik Digitech] [HISD Elekto- und intrmationstachnie Digitale | =f A A= O}OKE Angabe der Schaltung Lisung 1 a eetrtoTe) 4 oe _ Zastandsfolgediagranim des Automaten x}o}o]o]| “——t OF (ao Prot. Dr G. Gronau) (12 OProf. Dr. G-Gronau | [HS Elev und infrmatonstechnik [HISD Elekto- und inermatonstechik Digitales | 4.6 Ubungsaufgaben zum Kapitel 4 amit ergibt sich die folgende Automatentafel. ‘Aufgabe 1: Schaltwerke Zustand des] 25 pyp| Folaezustand /Auseabe | . Schatterks ° 1 Enwwickelo Sie ein Schaltwerk zur Erkennung ier Cader aus ee 7 Blo Z| der Pseudotetraden des BCD-Covles (8421-Code). ‘0000 0 % 2 20 Z5i0 Die Daten geiangenserill an den Bingang des oo 0 S > Zo 70 Schutwerks, boginnend mit der niederwerigsten 010 0 z . Zio Zuo Sele. Nach 4 Bits soll am Ausgang eine 1 an- oor), 0 z § zon | zt goveigt werden, wenn cine Pseadottrade vorag, gr 0 q 5 zn | zal ansonsten eine 0. psy 8 Z 3 Zuo | Z70 ono %s 4 %/0 “0 10000 % 4 Zio al iol 0 Zw 4 “4/0 “fl wt Zu 4 Z/0 a) ont Zn 4 a0 “jo ue] as 4 %/0 a) Darstellung der mbglichen Codeworte am 1110 1 tu & 21/9. ap “ mnt As 4 2/0 “ll gang: La fm | @jo | a} (GPiot. De G.Gronau maT) (OProf. De. G. Gronar 13)