Beruflich Dokumente
Kultur Dokumente
Neue DDR5-Funktionen
Grundsätzlich neu ist bei DDR5, dass sich
der wie bisher 64 Bit breite Speicherbus in
zwei 32-Bit-Kanäle aufspalten lässt, die
weitgehend unabhängig voneinander ar-
beiten. Ein DDR5-Speichercontroller mit
zwei 64-Bit-Kanälen stellt somit vier
32-Bit-Kanäle bereit. Das verspricht Vor-
teile für Vielkern-Prozessoren, bei denen
unterschiedliche Kerne auf jeweils eigene
RAM-Booster
Daten zugreifen.
Die Aufspaltung in 32-Bit-Kanäle
führt dazu, dass DDR5-Module mit zu-
sätzlichen Speicherchips für die Fehler-
korrektur per Error Correction Code
DDR5-Arbeitsspeicher bringt höhere (ECC) mehr Einzelchips benötigen. Bis
zur Generation DDR4 war ein zusätzli-
Datentransferraten cher Chip pro Rank üblich (also 9 statt 8
oder 18 statt 16), nun sind es zwei: 10 oder
20 mit ECC, 8 oder 16 ohne.
DDR5-Speicherchips erhalten ihre
Betriebsspannung nicht mehr wie bisher
Mit Intels Prozessorgeneration Wie jeder bisherige DDR-Generati- direkt vom Mainboard. Stattdessen hat
Core i-12000 debütiert Double- onswechsel ermöglicht auch der von jedes DDR5-DIMM einen eigenen Span-
DDR4 zu DDR5 deutlich höhere Taktfre- nungswandler, gesteuert von einem Power
Data-Rate-(DDR-)RAM der
quenzen auf dem Speicherbus und somit Management IC (PMIC). Desktop-PC-
fünften Generation. DDR5
höhere Datentransferraten. Das wieder- Mainboards und Notebooks versorgen die
kommt mit mehr Speed und um beschleunigt manche Anwendungen. Speichermodule mit 5 Volt, Server mit 12
vielen kleinen Verbesserungen. DDR4-RAM erreicht bei DDR4-3200 das Volt. Den Spannungswandler kann man
Ende der Fahnenstange, jedenfalls nach auf DDR5-DIMMs ohne „Übertakter-Zier-
den Spezifikationen des Industriegremi- bleche“ oberhalb der Speicherchips sehen,
Von Christof Windeck
ums JEDEC. DDR5 soll als DDR5-6400 siehe Titelbild dieses Artikels. Auch das
mindestens die doppelten Transferraten „elektronische Datenblatt“ alias SPD-
schaffen, später könnte sogar doch DDR5- EEPROM funktioniert anders: Es kommu-
8200 folgen, also Faktor 2,6 im Vergleich niziert nicht mehr per I2C, sondern per
SPD5-
Hub
SDRAM (I3C) SDRAM
(bei SDRAM SDRAM SDRAM SDRAM SDRAM SDRAM SDRAM SDRAM (bei
ECC) ECC)
PMIC
Schluss, weil die größten Einzelchips je 2 Stelle. Der Speichercontroller des Intel
GByte fassen (16 GBit) und höchstens 16 Core i-12000 kann alternativ zwar auch
davon auf ein UDIMM dürfen, anders als DDR4-Module ansteuern, allerdings nur
bei RDIMMs für Server. Bei DDR5 sind auf Mainboards mit DDR4-Slots. DDR5-
auch 32-GBit-Chips (4 GByte) vorgesehen, Speichermodule wird es ab 2022 auch in
also 64-GByte-UDIMMs. Diese sind aber einer kleineren „Small Outline“(SO-)Bau-
längst noch nicht lieferbar und auch der form für Notebooks geben (SODIMM). Die
Core i-12000 ist nicht dafür ausgelegt. Es meisten aktuellen Mobilrechner nutzen
bleibt also vorerst bei maximal 128 GByte jedoch aufgelötete und daher nicht aus-
für ein PC-Mainboard mit vier DIMM- tauschbare LPDDR-Bausteine.
Slots. (ciw@ct.de)
Ebenso wie bei früheren DDR-Gene-
rationswechseln passen DDR5-DIMMs Literatur
nicht in die Fassungen für DDR4-Riegel.
[1] Christof Windeck, Generation 5, Das bringt DDR5-
Sie haben zwar weiterhin 288 Kontakte, Arbeitsspeicher für PCs, Notebooks und Server,
aber die Kodierkerbe sitzt an einer anderen c’t 13/2020, S. 116