6.

1 LOGIK-ICS
Die Schnittstellen zwischen integrierten Logikschaltungen, einschließlich Signal-, Takt- und
Stromversorgungsleitungen, müssen berücksichtigt werden, um einen zuverlässigen digitalen Entwurf
zu erreichen. Dies gilt unabhängig davon, ob es sich bei den betroffenen Geräten um
Mikroprozessoren, deren Support-Chips, anwendungsspezifische ICs (ASICs), programmierbare
Logik-Arrays (PLAs) oder Field Programmable Gate Arrays (FPGAs) oder einfache "Glue"-Logik
sind.

6.1.1 Rauschunempfindlichkeit und Schwellenwerte

Ein Logikeingang kann jeden beliebigen Spannungswert annehmen, nominell von einer
Versorgungsschiene zur anderen, obwohl aufgrund von aufgrund von Übertragungsleitungseffekten
(Abschnitt 1.3) die tatsächliche Spannung bei Übergängen eine der beiden Versorgungsschienen
überschreiten kann.

Jeder Eingang ist so ausgelegt, dass jede Spannung unterhalb eines Pegels, üblicherweise VIL, als
logische "0" und jede Spannung über einem anderen Pegel, VIH, als logische "1" angesehen wird
(Abbildung 6.1).
Diese Pegel sind für jede Logik- oder Mikroprozessorfamilie charakterisiert, und die Worst-Case-
Werte von VIL und VIH können in jedem Datenblatt nachgelesen werden. Beachten Sie, dass diese
Werte, wie jeder andere hardwarebestimmte Parameter auch, mit der Temperatur variieren können, Sie
sollten sicherstellen, dass die von Ihnen verwendeten Werte über den gesamten Temperaturbereich des
Geräts garantiert sind.
Temperaturbereich des Geräts garantiert sind. Sie sind auch eine Funktion der Versorgungsspannung.
Wenn alle ICs von der gleichen Wenn alle ICs von derselben Versorgungsspannung gespeist werden,
ist dies kein Problem, aber es gewinnt an Bedeutung, wenn Sie Logikschaltungen anschließen die von
verschiedenen Versorgungsschienen gespeist werden können. Die Bedeutung des Bereichs zwischen
VIL und VIH besteht darin, dass der logische Eingangszustand (und damit der Ausgangszustand)
undefiniert ist, solange sich die Spannung in diesem Bereich befindet. Daher müssen Übergänge
zwischen logischen Zuständen so schnell wie möglich erfolgen, und es dürfen keine Entscheidungen
getroffen werden, während sich der Eingang im Transit befindet, oder für einer bestimmten Zeit (der
"Einschwingzeit") keine Entscheidungen getroffen werden. Aus diesem Grund sind getaktete oder
synchrone Schaltungen normalerweise zuverlässiger als nicht getaktete oder asynchrone Schaltungen
für komplexe logische Operationen: Der Zustand des Taktgebers bestimmt, wann logische
Entscheidungen getroffen werden, und es ist vorgesehen, dass alle Datenübergänge stattfinden wenn
der Taktgeber inaktiv ist.

Anfälligkeit für Rauschen

Unter der Voraussetzung, dass alle Signale an Logikeingängen, sei es von anderen Logikausgängen
oder von Schnittstellen zu anderen Schaltungen außerhalb des VILVIH-Bandes liegen, wenn sie aktiv
sind, dann sollte theoretisch keine Fehlinterpretation des Eingang auftreten. Der Unterschied zwischen
einem "niedrigen"-Ausgangslogikpegel (VOL) und VIL oder der zwischen einem "hohen"-
Ausgangspegel (VOH) und VIH ist die Störfestigkeit (ausgedrückt in Volt) der Logikschnittstelle
(Abbildung 6.2). Beachten Sie, dass die Rauschimmunität keine Eigenschaft eines bestimmten Geräts
ist, sondern eine Eigenschaft der Schnittstelle

zwischen Bauelementen. Die Störfestigkeit einer Gerätefamilie (z. B. LVT oder HCMOS) bezieht sich
nur auf Schnittstellen zwischen Geräten der gleichen Familie.

Stromimmunität
Der Wert der Störfestigkeit gibt die Fähigkeit der Schnittstelle an, extern eingekoppeltes Rauschen
Rauschen zu widerstehen, ohne dass der wahrgenommene Logikpegel verfälscht wird. So kann zum
Beispiel dieHCMOS-LS-TTL-Schnittstelle eine Abweichung von 2,4 Vin im High-Zustand bzw. 0,47
Vin im Low-Zustand tolerieren. Dies sind Worst-Case-Werte und die tatsächliche Schaltung könnte
etwas mehr vertragen, bevor ein Zustandswechsel eintritt. Aber der Spannungsunterschied ist jedoch
nur ein Teil der Geschichte. Wenn Rauschen in eine Schnittstelle eingekoppelt wird, ist die Impedanz
der Schnittstelle ebenso Ebenso wichtig ist die Impedanz der Schnittstelle, da sie bestimmt, welche
Spannung durch einen bestimmten induzierten Störstrom erzeugt wird.
Die Impedanz wird in der Regel durch den Ausgangstreiber definiert (sofern
Übertragungsleitungseffekte vernachlässigt werden) und die effektive Störstromschwelle der
Schnittstelle, gegeben durch die Störfestigkeitsspannung geteilt durch die Ausgangsimpedanz des
Treibers geteilt wird, gibt ein genaueres Bild der tatsächlichen Rauschimmunität einer bestimmten
Kombination. Die Metall-Gate-CMOS-Logikfamilie 4000B hat eine hohe Ausgangsimpedanz bei 5 V
im Vergleich zu den anderen Familien eine hohe Ausgangsimpedanz bei 5 V, so dass ihre
Stromimmunität deutlich schlechter ist. Wenn jedoch die Versorgungsspannung steigt, sinkt die
Ausgangsimpedanz, und der kombinierte Effekt bedeutet, dass die Immunität bei 15 V Vcc etwa zehnmal
besser ist als bei 5 V. Er ist von Natur aus unempfindlich gegen induktiv gekoppeltes
Niederspannungsrauschen Rauschen unempfindlich, zeigt aber eine schlechte Unterdrückung von
kapazitiv gekoppeltem Rauschen. Für allgemeine 5-V-Anwendungen wird die 74HC-Familie bevorzugt.
Es stimmt auch, dass der hohe Ausgangswiderstand eines Mikrocontrollers bedeutet, dass er nicht mit
Standard-Logik zu vergleichen ist.

Verwendung eines Pull-up

Beachten Sie, dass die Zahlen für High-State- und Low-State-Immunitäten oft unterschiedlich sind,
weil die unterschiedlichen Treiberimpedanzen und Spannungsschwellen in den beiden Zuständen. Ein
negativer Immunitätswert zeigt an, dass diese bestimmte Schnittstellenkombination von vornherein
unzuverlässig ist, wenn nichts weiter unternommen wird.
Konstruktion. Die 2,7 V Mindest-High-Ausgangsspannung der altehrwürdigen LS-TTL-Familie liegt
zum Beispiel unter der erforderliche Mindest-VIH von 3,15 V für HCMOS, so dass LS-TTL, die
direkt in HCMOS getrieben werden, Gefahr laufen den logischen High-Pegel fälschlicherweise zu
übertragen. Die Standardabhilfe für diese spezielle Situation (falls Sie immer noch LS-TTL
verwenden!) ist ein Pull-up-Widerstand zu VCC, um einen höheren Ausgangspegel von LS-TTL
(Abbildung 6.3). Der Mindestwert des Widerstands hängt von der Leistungsfähigkeit des Treibers ab,
und der Maximalwert hängt von den zulässigen Timing-Beschränkungen ab. Alternativ kann auch die
HCTMOS-Familie verwendet werden, deren Eingänge speziell für die Ansteuerung von LS-TTL-
Pegeln ausgelegt sind.

Dynamische Störfestigkeit
Die oben beschriebenen statischen Rauschspannen gelten, bis sich die Störung der
Betriebsgeschwindigkeit Geschwindigkeit der Geräte nähert. Bei sehr schnellen Störungen ist eine
höhere Amplitude erforderlich, um eine aufgeregt.

Die dynamische Rauschspanne wird gemessen, indem ein Störimpuls mit bekannter Größe und dessen
Breite erhöht wird, bis das Gerät gerade zu schalten beginnt. Daraus ergibt sich ein Diagramm der
Rauschmarge in Abhängigkeit von der Impulsbreite, wie in Abbildung 6.4 dargestellt. Die
dynamischen Rauschspannen für hohe und niedrige Pegel können unterschiedlich sein.
Oft sind Sie gezwungen, verschiedene Logikfamilien zu verbinden. Typischerweise kann ein 3,3-V-
Mikroprozessor 5-V-Puffer ansteuern oder umgekehrt, oder Sie können ein bestimmtes Bauteil nicht
in derselben Familie beziehen, oder Sie müssen die Familie wechseln, um das Geschwindigkeits-
/Stromverbrauchsprodukt zu optimieren. Normalerweise können Sie davon ausgehen, dass
Logikschnittstellen derselben Familie kompatibel sind, aber wenn unterschiedliche Familien oder eine
benutzerdefinierte Schnittstelle verwendet werden, müssen Sie die logischen Schwellenwertaspekte
jeder Familie überprüfen. Das Spannungspegelumwandlung ist ein sehr häufiges Problem, das so weit
geht, dass es Bauelementefamilien wie die die Serie 74LVT, die für einen Eingangsbereich von 2,0
VIH und 0,8 VIL charakterisiert sind, aber dennoch mit einer 5-V-Schiene arbeiten können von einer
5-V-Schiene betrieben werden können; oder umgekehrt können sie 5-V-Eingänge akzeptieren,
während sie von einer 3,3-V-Schiene betrieben werden.
6.1.2 Fan-out und Belastung
Die Ausgangsspannungspegel, die zur Festlegung der Schwellenwerte für die Störfestigkeit verwendet
werden, sind nicht absolut. Sie hängen wie üblich von der Temperatur ab, vor allem aber von dem
Ausgangsstrom, den der Treiber liefern oder senken muss. Dieser wiederum hängt von der Art der
Belastung ab, der jeder Ausgang ausgesetzt ist (Abbildung 6.5).
Jeder Treiber hat eine Ausgangsspannungs-/Strom-Charakteristik, die bei einem bestimmten
Belastungsgrad in die Sättigung geht Belastung sättigt (Abbildung 6.6). Die Kennlinie ist so
zugeschnitten, dass bei einem bestimmten Laststrom die Ausgangsspannung VOH oder VOL der
Eingangsschwellenspannung (VIH oder VIL) plus der Rauschimmunität für diese bestimmte
Logikfamilie. Dieser Laststrom entspricht dann der Summe der Eingangsströme für eine bestimmte
Anzahl N von Standardgattern dieser Familie, wobei N als "Fan-out" bezeichnet wird: diese Anzahl
von Standardgattern

die der Ausgang treiben kann und die Schnittstelle noch innerhalb der Rauschschwellenwerte liegt.
Der Fan-Out wird normalerweise für jeden Ausgang eines Geräts für andere Geräte der gleichen
Familie angegeben, kann aber für Schnittstellen anderer Logikfamilien oder für jeden DC-Laststrom
berechnet werden, indem man einfach die Ausgangsspannung und Stromstärke für jeden logischen
Zustand mit den Strom- und Spannungsanforderungen für jeden Eingang. Wie bereits erwähnt, können
die Fan-out-Zahlen für logisch hoch und niedrig unterschiedlich sein.
Bei CMOS-Familien gibt es selten eine Grenze für die Anzahl der Eingänge, die von einem Ausgang
mit Gleichstrom betrieben werden können. Ausgang betrieben werden können. Wenn Bauteile mit
niedrigem Stromverbrauch zur Ansteuerung von Typen mit hohem Stromverbrauch benötigt werden,
kann der Fan-Out unzureichend sein und man muss Zwischenpuffergeräte verwenden. Die geringe
Treiberfähigkeit vieler Mikroprozessor-Bus Ausgänge schränkt die Anzahl anderer Komponenten, die
am Bus platziert werden können, stark ein, ohne zusätzliche Buspuffer zwischengeschaltet werden
können, was die phänomenale Popularität des 74XX244 Typ des oktalen Bustreibers erklärt!

Dynamische Belastung
Der von der Eingangsseite der Schnittstelle aufgenommene DC-Laststrom ist nur ein Teil der
Gesamtlast. In der Tat ist er bei CMOS-Eingangslogik-ICs ist er vernachlässigbar und hat keine
signifikante Auswirkung auf Fan-out-Berechnungen. Aber jeder Eingang hat jedoch eine zugehörige
Kapazität gegen Masse, und das Laden oder Entladen dieser Kapazität begrenzt die Geschwindigkeit,
mit der der Knoten arbeiten kann. Typische Eingangskapazitäten von Logik-ICs betragen 510 pF, und
diese müssen Diese müssen für alle angeschlossenen Eingänge summiert werden, zusammen mit
einem Zuschlag für die Layout-abhängig ist, aber ebenfalls typischerweise 5 pF beträgt, um die
Gesamtlastkapazität des Treibers zu erreichen.
Die Fähigkeit des Treibers, einen dynamischen Ausgangsstrom zu liefern, wird nur selten in
Datenblättern angegeben, aber einige Hersteller geben Anwendungshinweise. Die 74HC-Baureihe
bietet beispielsweise typischerweise 40 mA für Standard Bausteine und 60 mA für Puffer bei einer
Versorgungsspannung von 4,5 V. Mit diesem Strom wird die Kapazität des Schnittstellenknotens Cn
(Abbildung 6.7), die Sie gerade berechnet haben, und Sie müssen sicherstellen, dass der Übergang von
der logischen 0 zur logischen 1-Schwelle oder umgekehrt vollzogen wird, bevor der
Eingangsdatenpegel gültig sein muss. Als Beispiel: Eine 100 pF-Kapazität benötigt für den Übergang
von 0 auf 3 V bei einer Ansteuerung mit 40 mA 7,5 ns, und diese Zeit Diese Zeit (zuzüglich eines
Sicherheitsfaktors) muss zu den anderen spezifizierten Ausbreitungsverzögerungen addiert werden,
um eine angemessene Zeitspanne zu gewährleisten. Wenn sich die Zahlen nicht addieren, müssen Sie
zusätzliche Puffergeräte hinzufügen (die ihre eigenen Ausbreitungsverzögerungen hinzufügen), die
Last reduzieren, die Betriebsfrequenz verringern oder auf eine schnellere Logikfamilie umsteigen.
Wenn Sie sich für CMOS-Bauelemente mit hoher Lastkapazität entscheiden und akzeptieren, dass die
Flanken langsamer sind, dann sollten Sie sich darüber im Klaren sein, dass dies auch die
Zuverlässigkeit des Bauelements verringert, da die Transientenströme, die die Ausgangstreiber
verarbeiten müssen.

6.1.3 Induziertes Schaltrauschen

Dieses Phänomen ist umgangssprachlich als "Ground Bounce" bekannt. Wir sprechen hier nicht von
externen Rauschsignalen, sondern von Rauschen, das auf den Versorgungsschienen durch die
Schaltvorgänge jedes Logikgatters in der Schaltung induziert wird.
Wenn jedes Gatter seinen Zustand ändert, wird ein Stromimpuls von den Versorgungspins
abgenommen, da in jedem Zustand unterschiedliche Bausteinströme, die in jedem Zustand erforderlich
sind, die externe Belastung, die durch das Laden oder Entladen der Knotenkapazitäten und der
Leitungsüberschneidung in der Totempol-Ausgangsstufe. Alle diese Effekte sind in allen
Logikfamilien bis zu einem gewissen Grad vorhanden, obwohl CMOS-Typen unter den ersten beiden
zwei. In den meisten Fällen dominiert der Ladestrom der Knotenkapazitäten, vor allem bei
Schaltungen mit höherer Geschwindigkeit Schaltungen. Die Kapazität Cn muss mit einem Strom
geladen werden, der I ¼ Cn dV=dt
Ein Gate der Serie 74AC mit einem dV/dt von etwa 1,6 V/ns benötigt also einen Stromimpuls von 50
mA, wenn eine Knotenkapazität von 30 pF aufzuladen. Abbildung 6.8 zeigt die Strompfade. Die
Bedeutung der Versorgungs Stromspitze ist, dass sie eine Störung in der Versorgungsspannung und
auch in der Masseleitung verursacht, und zwar aufgrund von
der induktiven Impedanz der Leitungen. Ein Impuls mit einem di/dt von 50 mA/ns durch eine
Gleisinduktivität von 20 nH (ein Zoll Leiterbahn) erzeugt einen Spannungsimpuls von 1 V Spitze, was
sich der Rauschgrenze Rauschgrenze der schnellen Logik. Versorgungsspannungsspitzen stellen kein
allzu großes Problem dar, da der hohe Logikpegel Rauschimmunität in der Regel gut ist und sie durch
geeignete Entkopplung abgeschwächt werden können, wie der nächste Abschnitt zeigt.
Erdleitungsstörungen sind bedrohlicher. Pulse auf einer hochohmigen Masseleitung können können
leicht die Rauschschwelle überschreiten und Fehlschaltungen von unschuldigen Gates verursachen.
Nur wenn ein gutes, niederinduktives Grundplattensystem verwendet wird, wie in Kapitel 1 und
nochmals in Abschnitt 2.2.4, kann dieses Problem minimiert werden.

Synchrones Schalten
In synchronen Systemen wird der Strom des Versorgungspins vergrößert, wenn mehrere Gatter
gleichzeitig schalten. Ein typisches Beispiel ist ein oktaler Buspuffer oder ein Latch, dessen Daten von
#FFH auf #00H wechseln. Wenn alle Ausgänge stark belastet sind, wie es der Fall sein kann, wenn das
Gerät einen großen Datenbus steuert, wird ein gewaltiger Stromimpuls, der in schnellen Systemen
einen Ampere übersteigt, durch den Erdungsstift fließen.
Schlimmer noch, wenn sich sieben Bits eines oktalen Latchs gleichzeitig ändern, kann der induzierte
Masseschluss den Zustand des achten Bits verfälschen. den Zustand des achten Bits verfälschen. Sie
müssen sicherstellen, dass solche Geräte über ein Massesystem mit sehr geringer Induktivität mit ihren
Lasten verbunden sind.
sehr niederinduktives Massesystem, vorzugsweise eine echte Masseebene. Das Erdungsrauschen auf
einer Mikroprozessorplatine lässt sich leicht beobachten, indem man ein Oszilloskop mit großer
Bandbreite an die Erdungsleitung anschließt.
Sie können die Spitze des Oszilloskops mit der Masse verbinden und das Rauschen trotzdem Sie
können die Spitze der Oszilloskopsonde und ihre Masse miteinander verbinden und trotzdem das
Rauschen sehen, da die Magnetfelder aufgrund der Erdströme ein Signal in der Schleife, die von den
Sondenleitungen gebildet wird. Was Sie sehen, ist eine regelmäßige Reihe von schmalen, klingelnden
Impulsen, die im Abstand der Taktperiode. Die Amplitude jedes Impulses variiert, weil die Summe
der Datenübergänge zufällig ist, aber das Timing nicht. Dieses Rauschen (Abbildung 6.9) lässt sich
nicht vollständig beseitigen.

6.1.4 Entkopplung
Egal wie gut die VCC- und Masseverbindungen sind, Sie können nicht alle Leitungsinduktivitäten
eliminieren. Außer auf den kleinsten Platinen führt der Leiterbahnabstand eine Impedanz ein, die
aufgrund der im letzten Abschnitt beschriebenen Schaltgeräusche durch die im letzten Abschnitt
besprochenen transienten Ströme verursacht. Dies ist der Grund für die Entkopplung
(Abbildung 6.10).

Abstand
Der Zweck eines Entkopplungskondensators ist die Aufrechterhaltung einer niedrigen dynamischen
Impedanz zwischen der individuellen IC Versorgungsspannung zur Erde. Dies minimiert den lokalen
Abfall der Versorgungsspannung, wenn ein schneller Stromimpuls entnommen wird. Das Wort
"Entkopplung" bedeutet, dass der lokale Schaltkreis von der Versorgungsimpedanz isoliert wird. In
Anbetracht der Geschwindigkeit der soeben besprochenen Stromimpulse sollte klar sein, dass der
Kondensator in der Nähe des zu entkoppelnden Stromkreises platziert werden muss. "Nah" bedeutet in
diesem Zusammenhang weniger als einen halben Zoll für schnelle Logikschaltungen wie 74AC oder
ECL, insbesondere wenn Hochstromgeräte wie Bustreiber beteiligt sind, bis zu mehreren Zoll für
langsame Niedrigstrom-Bauelemente wie CMOS der 4000B-Serie.
Wenn der Entkopplungsstrompfad zwischen IC und Kondensator zu lang ist, bildet die
Leiterbahninduktivität in Verbindung mit dem in Verbindung mit dem Kondensator einen
hochqualitativen LC-Stimmkreis, und das dadurch erzeugte Klingeln hat schlechtere Auswirkungen
als eine fehlende Entkopplung.

Kondensatortyp und -wert

Der entscheidende Faktor für die Entkopplung von Hochgeschwindigkeitslogik ist die
Leitungsinduktivität und nicht der absolute Wert. Abbildung 3.25 (S. 122), die die Impedanz
verschiedener Kondensatortypen zeigt, ist in dieser Hinsicht sehr aufschlussreich. Eine minimale
Leitungsinduktivität bietet eine niedrige Impedanz gegenüber schnellen Impulsen. Kleine Chip-
Kondensatoren werden bevorzugt, und je kleiner, desto besser, da dies die Gehäuseinduktivität
minimiert; die Größen 0805, 0603 oder sogar 0402 sind akzeptabel.
Wenn Sie möchten, können Sie den Wert berechnen, indem Sie den transienten Strombedarf mit dem
akzeptablen Spannungsabfall auf der Stromschiene. Nehmen wir zum Beispiel einen 74HC
Oktalpuffer, bei dem jeder der Ausgänge beim Schalten einen transienten Strom von 50 mA für 6 ns
aufnimmt (berechnet aus I ¼ Cn dV/dt). Der gesamte Spitzenstrombedarf beträgt dann 0,4 A.
Der akzeptable Spannungsabfall beträgt vielleicht 0,4 V (entspricht der schlechtesten Rauschmarge
des Systems). Nehmen wir an, dass der lokale Entkopplungskondensator den gesamten Strom liefert,
um den Spannungsabfall auf diesem Niveau zu halten, was plausibel ist, wenn andere
Entkopplungskondensatoren auf der Platine durch eine Leiterbahninduktivität isoliert sind. Dann ist
der Mindestkondensatorwert:
Der tatsächliche Wert ist dagegen unkritisch, zumal die Variablen in der obigen Berechnung die
Variablen in der obigen Berechnung eher vage sind, und Sie werden es vorziehen, in allen
Entkopplungspositionen das gleiche Bauteil zu verwenden um die Produktion zu erleichtern. Es
werden Werte zwischen 10 und 100 nF empfohlen, ein guter Kompromiss ist 22 nF ist ein guter
Kompromiss, der sowohl eine geringe Eigeninduktivität als auch eine respektable Reservekapazität
aufweist. Außerdem ist er tendenziell billiger als die höheren Werte, insbesondere bei den
Keramiksorten Z5U oder Y5V mit geringer Leistung, die für diesen Zweck geeignet sind.

Kondensatoren unter dem IC-Gehäuse

Bei sehr schnellen und stromintensiven Logik-ICs stößt die Anforderung an die Platzierung des
Entkopplungskondensators an seine Grenzen: Er muss direkt neben den Versorgungspins platziert
werden. Tatsächlich wird die Induktivität der Zuleitungsdrähte innerhalb des des Chip-Gehäuses
erheblich, was bedeutet, dass die Stromversorgungs- und Erdungsstifte in der Mitte oder rund um das
in der Mitte des Gehäuses oder rundherum und nicht an den gegenüberliegenden Ecken große ICs. Bei
solchen Bauteilen müssen die Entkopplungskondensatoren unterhalb des Chip, auf der
gegenüberliegenden Seite der Leiterplatte, unterzubringen. Die Zuleitungen zu den Kondensatoren
beschränken sich dann auf die Durchkontaktierungen zwischen den Bauteilpads, den Ebenen und den
Kondensatorpads beschränkt. Dies ist bei der Oberflächenmontage leicht zu erreichen aber natürlich
nicht, wenn Sie auf die Durchsteckmontage beschränkt sind.
Tatsächlich sind die Stromversorgungs- und Masseflächen selbst (siehe Abschnitt 2.2.4) effektiver bei
der Reduzierung des effektiver als die Entkopplungskondensatoren, weil die zugehörige Kapazität
keine nennenswerte Induktivität aufweist.
keine nennenswerte Induktivität aufweist. Je dichter die Ebenen beieinander liegen, desto höher ist
diese Kapazität. Sie benötigen trotzdem diskrete Entkopplungskondensatoren für die Mittelfrequenz-
Entkopplung, aber ihre Positionierung ist weniger wichtig, solange sie weniger wichtig, solange sie
sich in der Nähe der entsprechenden IC-Pins befinden.

Entkopplung bei niedrigen Frequenzen

Sie müssen die Versorgungsschiene auch gegen niederfrequente Restwelligkeit entkoppeln, die durch
wechselnde logische Lastströme Lastströme, im Gegensatz zu transienten Schaltflanken. Die Frequenz
dieser Welligkeitskomponenten liegt im Megahertz-Bereich und darunter, so dass eine weit verteilte
Kapazität und eine niedrige Selbstinduktivität weniger wichtig sind.
weniger wichtig sind. In der Regel kann man sie mit einigen Tantal-Elektrolytkondensatoren von 12
mF bewältigen, die auf der Tantal-Elektroden bewältigt werden, vor allem, wenn es mehrere Geräte
gibt, die sich gemeinsam einschalten können und einen erheblichen Stromverbrauch verursachen
können, wie z. B. Burst-Refresh in dynamischem RAM. Zusätzlich kann ein einzelner großer
Kondensator von 1047 mF am Stromeingang der Platine empfohlen, um Frequenzkomponenten im
Komponenten im kHz-Bereich zu bewältigen.
Unter normalen Umständen sind Logikschaltungen von Natur aus unempfindlich gegenüber
Restwelligkeit auf den Versorgungsleitungen. Die Ausnahme ist, wenn sie mit langsamen Flanken
konfrontiert werden; wenn die Restwelligkeit eine wesentlich höhere Frequenz als die Flanke hat und
Frequenz als die Flanke und moduliert das Signal, dann kann das Logikelement beim Durchgang des
Signals durch den Übergangsbereich kann das Logikelement beim Durchlaufen des
Übergangsbereichs unerwünschte Schaltvorgänge ausführen (Abbildung 6.11).
Der sicherste Weg, mit langsamen Flanken umzugehen, ist die Anwendung einer Hysterese mit einem
Schmitt-Trigger-Logikeingang, wie wie in Abschnitt 6.2.2 beschrieben.
Leitlinien
Die Mindestanforderungen für eine gute Entkopplung sind: ein 22-mF-Blockkondensator pro Platine;
ein 1 mF Tantalkondensator pro 10 SSI/MSI-Logik- oder Speicherbausteine;

• ein 1 uF Tantalkondensator pro 2-3 LSI-Gehäuse;

• ein 10-100 nF Keramik-Vielschichtkondensator für jeden Versorgungspin eines LSI-Gehäuses
mit mehreren Versorgungspins;
• ein Keramik-Vielschichtkondensator von 10-100 nF für jeden oktalen IC oder für jedes MSI-
Gehäuse;
• ein Keramik-Vielschichtkondensator von 10-100 nF pro 4 SSI-Gehäuse.
Berechnen Sie im Zweifelsfall den Bedarf für einzelne strom- und geschwindigkeitsintensive Bauteile,
um sicherzustellen, dass um sicher zu sein, dass Sie genügend Kondensatoren haben und dass sie sich
an den richtigen Stellen befinden.

6.1.5 Nicht verwendete Gattereingänge

Häufig bleiben Gatter oder Verriegelungen in einem Paket übrig, oder es werden nicht alle Eingänge
eines Gatters oder Latches mit mehreren Eingängen verwenden. Alle derartigen unbenutzten
Logikeingänge müssen mit einer festen Spannung verbunden werden, entweder high oder low niedrig,
und sollten niemals potentialfrei bleiben. Die Rauschimmunität von Floating-Eingängen ist schlecht,
daher sollten Sie keine Eingänge von verwendeten Gattern und insbesondere nicht die Preset/Clear-
Eingänge von Latches oder Flip-Flops empfindlich auf Spikes reagieren. Abbildung 6.12
veranschaulicht die Möglichkeiten.
Sie müssen alle unbenutzten CMOS-Eingänge entweder mit VCC oder mit Masse verbinden. Das
Floating eines beliebigen Eingangs ist unzulässig, unabhängig davon, ob sein Gate verwendet wird
oder nicht. Das liegt daran, dass der CMOS-Eingang eine sehr hohe Impedanz hat eine sehr hohe
Impedanz hat und daher auf jede beliebige Spannung floaten kann, wenn er nicht angeschlossen ist,
und diese Spannung könnte innerhalb des Umschaltschwelle des Gates liegen. An diesem Punkt sind
sowohl die p-Kanal- als auch die n-Kanal-Eingangstransistoren leitend, was zu einem übermäßigen
Stromabfluss durch das Gehäuse führt. Aufgrund der hohen Verstärkung von gepufferten Gates ist es
möglich, dass ein Gate oszilliert, was zu einem noch höheren Stromabfluss führt.
CMOS-Eingänge können direkt an jede Schiene angeschlossen werden; ein Schutzwiderstand ist nicht
erforderlich, solange ein Schutzwiderstand ist überflüssig, solange nicht zu erwarten ist, dass die
Versorgung Rauschspitzen führt, die die maximale Eingangsspannung überschreiten würden.

6.2 SCHNITTSTELLEN
6.2.1 Mischen von analog und digital
Die beiden Hauptprobleme, mit denen Entwickler konfrontiert werden, die analoge und digitale
Schaltungen auf derselben Leiterplatte integrieren müssen, sind derselben Leiterplatte integrieren
müssen, sind:

• Verhinderung der Verunreinigung des analogen Signals durch digitales Schaltrauschen;

• die Ankopplung des breiten Spektrums analoger Eingangsspannungen an die digitale
Schaltung.
Die Erzeugung von analogen Ausgängen aus digitalen Signalen ist normalerweise kein Problem. Das
Erzeugen von digitalen Eingängen aus analogen Signalen ist ein Problem.

Grundrauschen
Das hochfrequente Schaltrauschen, das in Abschnitt 6.1.3 besprochen wurde, muss unbedingt aus
analogen Schaltungen um jeden Preis vermieden werden. Eine Analog-Digital-Schnittstelle quantisiert
ein variables analoges Signal in ein digitales Wort, und die Anzahl der Bits in dem Wort bestimmt die
Auflösung, die für das Signal erreicht werden kann.
Geht man von einem Vollspannungsbereich von 0 bis 10 V aus, der für viele Analog-Digital-Wandler
(ADCs) typisch ist, zeigt Tabelle 6.1 die Spannungspegel, die einer Bitänderung im digitalen Wort
entsprechen.
Sie sehen, dass die Spannungsänderung, die eine Bitänderung verursacht, umso kleiner ist, je höher die
Auflösung der Schnittstelle ist. die eine Bit-Änderung verursacht. Acht Bit gelten in ADC-
Schaltungen als üblich, 12 Bit als recht hohe Auflösung (0,025 %) und 16 Bit als Präzision.
Die Bedeutung dieser abnehmenden Spannungspegel liegt darin, dass jegliches Rauschen, das in den
Analogeingang eingekoppelt wird Eingang eingekoppeltes Rauschen zu unerwünschten
Schwankungen des Digitalwerts führt. Bei einem 12-Bit-Wandler ist eine Unsicherheit von einem Bit
durch Rauschen von 2,4 mV am Wandlereingang gegeben; bei einem 16-Bit-Wandler reduziert sich
dies auf 150 Mikrovolt. Im Gegensatz dazu beträgt das Schaltrauschen auf der digitalen Masseleitung
normalerweise einige zehn Millivolt und häufig Hunderte von Millivolt Spitzenamplitude. Würde man
dieses Rauschen in den Wandlereingang eingekoppelt, und es ist schwierig, das Masserauschen vom
Eingang fernzuhalten, könnten Sie keinen einen Konverter mit einer höheren Genauigkeit als 810 Bit
verwenden.

Filtern
Eine Teillösung für dieses Problem besteht darin, die Bandbreite des analogen Signals so zu filtern,
dass sie deutlich unter der Bandbreite des des Rauschens zu filtern, so dass das effektive Rauschsignal
reduziert wird. Bei langsam schwankenden Analogsignalen funktioniert dies recht gut, insbesondere
wenn die Rauschinjektion am Eingang des signalverarbeitenden Verstärkers erfolgt so dass die
Bandbreitenbegrenzung maximale Wirkung hat. Die Filterung ist in jedem Fall eine gute Praxis, um
die Anfälligkeit für externes Rauschen zu minimieren.
Die Filterung des Eingangsverstärkers ist nutzlos, wenn das Rauschen in den ADC selbst eingespeist
wird. Bei schnellen ADCs und und analogen Signalen mit großer Bandbreite ist dieser Ansatz ohnehin
nicht möglich, und die einzige verfügbare Lösung ist es, die Injektion von digitalem Rauschen an der
Quelle zu verhindern.

Trennung
Die Grundregel bei der Entwicklung einer Analog-Digital-Schnittstelle ist die vollständige Trennung
der Schaltkreise, einschließlich der Erdung, vollständig zu trennen. Dies bedeutet, dass:

• Getrennte analoge und digitale Erdungen, die nur an einem Punkt verbunden sind;
• die analogen und digitalen Abschnitte der Schaltung sollten physisch getrennt sein, ohne dass
digitale Spuren die den analogen Teil durchqueren oder umgekehrt. Dadurch wird das
Übersprechen zwischen den Schaltungen minimiert.

Man sollte sich darüber im Klaren sein, dass kein Erdungsschema, das eine Vielzahl von
verschiedenen Erdungen vorsieht nie optimal sein kann, da es immer Schaltungen geben wird, die
Signale über verschiedene verschiedene Massebereiche übertragen müssen. Diese Signale sind dann in
besonderem Maße den Nuancen sowohl interner als auch externer Störungen ausgesetzt externen
Störungen ausgesetzt, oder sie können sogar die Quelle dieser Störungen sein. Sie sollten sich immer
bemühen, solche Schaltungen in Bezug auf ihre Bandbreite und Empfindlichkeit risikoarm zu
gestalten oder ein einziges Massesystem für alle Schaltungen (digital und analog) zu verwenden
(sowohl digital als auch analog) verwenden und bei der Auslegung äußerst sorgfältig vorgehen, damit
Massestörungen von einem verrauschten Teil des des Systems nicht in einem anderen empfindlichen
Teil zirkulieren.

Einplatinige Systeme
Die geeigneten Erdungsschemata für Einplatinen- und Mehrplatinen-Systeme sind in Abbildung 6.13.
Wenn Ihr System einen einzigen Analog-Digital-Wandler hat, vielleicht mit einem Multiplexer zur
Auswahl aus mehreren analogen Eingängen aus mehreren analogen Eingängen auszuwählen, dann
kann die Verbindung zwischen analoger und digitaler Masse an diesem ADC wie in Abbildung
6.13(a) hergestellt werden. Dieses Schema setzt voraus, dass die analogen und digitalen
Stromversorgungs nicht miteinander verbunden sind, so dass zwei separate
Stromversorgungsschaltungen erforderlich sind.
Die analoge und die digitale Masse müssen als völlig getrennte Leiterbahnen behandelt werden,
obwohl sie nominell auf demselben Obwohl sie nominell auf demselben Potenzial liegen, müssen die
analoge und die digitale Masse als völlig getrennte Leiterbahnen behandelt werden, da unvermeidbare
Rauschströme, die in der digitalen Masse zirkulieren, nicht in die in die "saubere" analoge Masse
einkoppeln. Die digitale Masse sollte mit einem Gitter oder einer Grundplatte sein, während der
analoge Teil von einem Ein-Punkt-Erdungssystem profitieren kann oder eine separate Massefläche
haben kann. Auf keinen Fall sollten Sie die digitale Massefläche über den analogen Teil der
Leiterplatte erstrecken, da es dann zu einer kapazitiven Kopplung von einer Massefläche Ebene auf
eine andere.
Systeme mit mehreren Karten
Wenn Ihr System aus mehreren Karten besteht, von denen einige vollständig digital, einige vollständig
analog und einige eine Mischung aus beidem, mit einer externen Stromversorgung, dann können Sie
die Verbindung zwischen digitalen und analogen Massen am ADC herstellen. Es kann mehrere ADCs
in einem System geben. Stattdessen müssen Sie die Verbindung an der Stromversorgung (Abbildung
6.13(b)) und führen Sie separate analoge und digitale Masseverbindungen zu jeder Platine die sie
benötigen. Ausschließlich digitale Karten sollten näher an der Stromversorgung platziert werden, um
die Fläche oder Länge der Strahlungsschleife zu minimieren.

6.2.2 Erzeugen von digitalen Pegeln aus analogen Eingängen

Die erste Regel, wenn Sie eine schwankende analoge Spannung verwenden wollen, um ein digitales
Ein/Aus-Signal zu erzeugen, lautet Unterschied zu einer Analog-Digital-Wandlung erzeugen wollen,
lautet: Verwenden Sie immer entweder einen Komparator oder ein Schmitt-Trigger Gatter. Führen Sie
niemals ein analoges Signal direkt in einen gewöhnlichen TTL- oder CMOS-Gattereingang ein.
Der Grund dafür ist, dass gewöhnliche Gatter keine genau definierten Eingangsspannungs-
Schaltschwellen haben. Nicht Darüber hinaus sind sie sehr kritisch gegenüber Eingängen mit
langsamer Anstiegszeit. Nur sehr wenige analoge Eingangssignale haben die
Anstiegsgeschwindigkeit, in der Regel schneller als 5 V/ms, die erforderlich ist, um ein sauberes
Ausgangssignal von einem gewöhnlichen Logikgatter zu erzeugen. Das Ergebnis des Anlegens einer
langsamen analogen Spannung an ein Logikgatter ist in Abbildung 6.14 dargestellt.
Mit einem Schmitt-Trigger-Gatter oder einem Komparator mit Hysterese (siehe Abschnitt 5.3.4) lässt
sich das Problem der langsamen Anstiegszeitproblem. Ein Schmitt-Trigger-Gatter hat die gleichen
Ausgangseigenschaften wie ein gewöhnliches Gatter, aber es enthält jedoch eine Eingangshysterese,
um einen schnellen Übergang zu gewährleisten. Die Schwellenwerte typischer Schmitt-Bausteine, wie
dem 74HC14, sind innerhalb großer Toleranzen spezifiziert und überwinden daher nicht die
Variabilität des tatsächlichen Schaltpunkts. Wenn die analogen Pegel, die den hohen und niedrigen
Zuständen entsprechen, über VIH bzw. unter VIL gehalten werden können, ist ein Schmitt-Baustein
ausreichend. Für mehr Präzision müssen Sie Folgendes verwenden einen Komparator mit einer genau
festgelegten Referenzspannung verwenden.
Zweitens: Wenn der Bereich der analogen Versorgungsschiene größer ist als der der Logikversorgung,
besteht die Gefahr, dass das analoge Signal direkt an den Logikeingang angeschlossen wird.
Signal direkt an den Logikeingang angeschlossen wird, droht das Gatter beschädigt zu werden. Dies
ist selbst dann möglich, wenn der normale Signalbereich innerhalb des Logikversorgungsbereichs
liegt; abnormale Bedingungen wie Ein- oder Ausschalten können

die Schienen überschreiten. Dies ist natürlich auch ein Problem bei Schmitt-Trigger-Gattern.
Normalerweise sind die Eingänge Normalerweise werden die Eingänge durch Klemmdioden an den
Versorgungs- und Masseschienen geschützt, aber der Strom durch diese auf ein sicheres Niveau
begrenzt werden, weshalb ein Widerstand in Reihe mit dem Eingang unerlässlich ist. Weitere positive
Schritte zur Begrenzung der Eingangsspannung Eingangsspannung zu begrenzen, z. B. indem der
Analogteil mit derselben Versorgungsspannung wie die Logik betrieben wird (unter Beachtung der
getrennte digitale und analoge Masseschienen), sind zu bevorzugen.

Entprellung von Schalteingängen

Auf den ersten Blick sind Schalteingänge zu digitalen Schaltungen die einfachsten Schnittstellen.
Alles, was Sie brauchen sind ein Eingangsport oder Gate, ein Pull-up-Widerstand und ein einpoliger
Schalter (Abbildung 6.15). Diese Schaltung, obwohl sie zweifellos funktioniert, ist jedoch aufgrund
der elektromechanischen Natur des Schalters und der Schalters und der Geschwindigkeit von
Logikbausteinen.
Wenn ein Schaltkontakt betätigt wird, wird der Stromfluss nicht sauber eingeleitet oder unterbrochen.
Wenn die Kontakte zusammenkommen oder sich trennen, variiert der momentane Kontaktwiderstand
aufgrund von Verunreinigungen, und die Kontaktflächen können aufgrund der Elastizität des Materials
einige Male auseinander springen". Infolgedessen ist die Schaltflanke unregelmäßig und kann leicht
aus mehreren diskreten Flanken bestehen, die sich über einen Zeitraum von typischerweise 1 ms
erstrecken. Sie können dieses Verhalten einfach überprüfen, indem Sie die Eingangswellenform von
Abbildung 6.15 auf einem Speicher-'Scope' beobachten.
Natürlich reagiert der digitale Eingang sehr schnell auf jede Überschreitung der Schaltschwelle, und
Folglich erfährt der Anschluss oder das Gatter bei jeder Betätigung des Schalters mehrere Übergänge,
bevor er sich Dies mag bei pegelsensitiven Eingängen kein Problem darstellen, bei
flankenempfindlichen Eingängen wie Zählern oder Gattern ist es das aber zweifellos.
flankenempfindliche Eingänge wie Zähler- oder Latch-Takteingänge. Die Fehlauslösung von
Zählerschaltungen, die von einem von einem Schalteingang gespeist werden, wird häufig durch dieses
Phänomen verursacht.
Die einfache Lösung für das Kontaktprellen besteht darin, den Logikeingang mit einem RC-Netzwerk
zu filtern (Abbildung 6.16(a)). Die RC-Zeitkonstante muss deutlich länger sein als die Prellzeit, um
um das Kontaktrauschen wirksam zu dämpfen. Dies hat den zusätzlichen Vorteil des Schutzes gegen
induzierte Impuls- oder HF-Störungen zu schützen, erfordert aber zusätzliche diskrete Komponenten
und verlangt, dass der logische Eingang ein Schmitt-Trigger-Typ sein muss, da die Anstiegszeit des
Eingangs absichtlich verlangsamt wurde.
Wenn der Schalteingang seinen Zustand schnell ändern kann, wird eine RC-Zeitkonstante, die lang
genug ist, um den die Reaktion auf den Schalter unannehmbar verlangsamen. Dies kann auf zwei
Arten überwunden werden: die R-S-Verriegelung, Abbildung 6.16(b), die eher einen Umschalter als
einen einpoligen Schalter erfordert, oder eine software- oder Hardware-implementierte Verzögerung.
Abbildung 6.16(c) zeigt die Hardware-Verzögerung, die ein kontinuierlich getaktetes Schieberegister
und ein ODER-Gatter verwendet, um den Bounce effektiv "auszublenden". Die Verzögerung kann
angepasst werden an die Bounce-Periode angepasst werden. Diese beiden Lösungen eignen sich am
besten für die Realisierung mit semi-custom logic Arrays oder ASICs, wo der Aufwand für die
zusätzliche Logik gering ist.

6.2.3 Schutz gegen von außen angelegte Überspannungen

Logikeingänge und -ausgänge, die nicht an Bord sind, werden irgendwann während der Lebensdauer
des System einer Überspannung ausgesetzt sein. Ihre Philosophie in dieser Hinsicht sollte lauten:
Wenn es passieren kann, wird es passieren. Überspannungen können durch Fehlanschlüsse auf der
Platine oder an externen Geräten oder durch statische Aufladung Aufladung. Letzteres ist eine
besondere Gefahr für CMOS-Eingänge mit ihrer hohen Impedanz, aber auch die Wirkung einer einer
großen statischen Entladung kann auch für andere Logikfamilien katastrophale Folgen haben.
Es gibt drei Hauptfolgen einer Überspannung auf einer Logiksignalleitung:
 • unmittelbare Beschädigung des Bauelements durch Zerreißen der Leiterbahnmetallisierung
oder Zerstörung des Siliziums;
• allmähliche Verschlechterung der Bauelementeigenschaften, wenn die Überspannung nicht
genug Energie hat, um es sofort zu zerstören;
• Latch-up, wobei der Schaden durch einen übermäßigen Strom nach einer transienten
Überspannung verursacht werden kann Überspannung.
Moderne Logikfamilien verfügen über einen gewissen Schutz sowohl an den Eingängen als auch an
den Ausgängen in Form von Klemmdioden Dioden an den Versorgungsleitungen, aber diese Dioden
sind in ihrer Strombelastbarkeit und damit muss der potenzielle Fehlerstrom, der durch eine
Überspannung fließen kann, begrenzt werden. Dies wird am besten durch die in Abbildung 6.17
dargestellten Methoden erreicht.
Die externen Klemmdioden werden verwendet, um den größten Teil des eingehenden Überlaststroms
abzufangen und zu den VCC- oder 0-V-Schienen umzuleiten; die gestrichelt dargestellten Widerstände
werden benötigt, wenn die internen Dioden des ICs sonst aufgrund des Verhältnisses ihrer
Durchlassspannung zu den externen Dioden immer noch zu viel Strom aufnehmen
Durchlassspannungen der externen Dioden. Die Stromschiene nimmt den überschüssigen
Eingangsstrom auf und muss daher eine eine ausreichend niedrige Impedanz haben, damit ihre
Spannung von diesem Strom, der abgeleitet wird, im Wesentlichen unbeeinflusst bleibt

in sie hinein. Dies kann eine Überprüfung der Reglerphilosophie oder das Anbringen zusätzlicher
Klemmen an der Stromschiene in der Nähe der Schnittstellen. Reihenwiderstände RS können an sich
ausreichend sein, ohne externe Klammerdioden ausreichen, insbesondere an den Eingängen, wo sie
den Strom auf das begrenzen können, was von den internen Dioden des ICs bewältigt werden
kann.von den internen Dioden des IC bewältigt werden kann.

6.2.4 Isolierung
Auch wenn Sie Vorkehrungen gegen den Missbrauch von Ein- und Ausgängen treffen, ist es keine
gute Praxis, logische Signale direkt in oder aus einem Gerät zu leiten. Es besteht nicht nur die Gefahr
der Überlastung einzelner Leitungen, sondern man müssen Sie auch die Erdungs- und/oder
Versorgungsschienen außerhalb des Geräts verlängern, um einen Signalrückweg zu Pfad
bereitzustellen. Diese fungieren dann als Antennen, die sowohl Erdungsstörungen aus dem Gerät
abstrahlen als auch externe Störungen in das Gerät zurück. Es ist sehr viel sicherer, die Stromschienen
innerhalb der Grenzen des Gerätegehäuses zu halten.
Eine gängige Technik, um dies zu erreichen, ist die elektrische Isolierung aller Signalleitungen, die in
das Gerät die das Gerät verlassen. Dies schützt nicht nur vor Störungen, sondern beseitigt auch
Probleme durch Masseschleifen und Massedifferenzen. Digitale Signale eignen sich für den Einsatz
von Optokopplern.
Ein Optokoppler ist im Grunde ein LED-Chip, der in dasselbe Gehäuse integriert ist wie ein
lichtempfindliches lichtempfindliches Bauteil wie eine Fotodiode oder ein Fototransistor, wobei die
beiden Komponenten elektrisch getrennt, aber optisch gekoppelt sind. Ein typisches Isolationsschema
mit solchen Bauteilen ist in Abbildung 6.18.
Pro Digitalkanal wird ein Optokoppler benötigt. Optokoppler können als Einzel-, Doppel- oder
Vierfachgehäuse bezogen werden. und der Preis für handelsübliche Geräte kann hauptsächlich von der
erforderlichen Geschwindigkeit und dem Integrationsgrad abhängen.
Geschwindigkeit und Integrationsgrad von 25 p bis 5 £ pro Kanal variieren. Bei kosten- oder
platzsensitiven Anwendungen Anwendungen sollte die Anzahl der isolierten Kanäle so gering wie
möglich gehalten werden. Dies bedeutet in der Regel, dass die Isolierung bei Industrieprodukten
häufiger anzutreffen ist als bei Verbraucherprodukten.

Kompromisse bei Optokopplern

Bei der Verwendung von Opto-Isolation sind eine Reihe recht komplexer Abwägungen zu treffen. Zu
berücksichtigende Faktoren sind zu berücksichtigen:

• Geschwindigkeit der Schnittstelle: Billige Koppler mit Standardtransistorausgängen haben

Schaltzeiten von 25 ms und sind daher auf Datenraten von maximal 100 kbits/s beschränkt.
Hochgeschwindigkeitsgeräte mit Datenübertragungsraten von 10 Mbits/s sind verfügbar,
kosten aber über 5 £ pro Kanal.
• Stromverbrauch: Standardtransistorausgänge bieten ein Stromübertragungsverhältnis (CTR)
von zwischen 10 und 80 %. Dies ist das Verhältnis des LED-Eingangsstroms zum
Transistorausgangsstrom im Ein-Zustand. Für einen erforderlichen Ausgangsstrom von 1 mA
mit einem CTR von 20 % würden also 5 mA durch die LED fließen. Außerdem nimmt die
CTR mit der Zeit ab, und Sie sollten eine zusätzliche Sicherheitsspanne zwischen 20 und 50
% einkalkulieren, je nach erwarteter Lebensdauer und Betriebsstrom, um die Lebensdauer der
Schaltung zu gewährleisten. Eine Verringerung des Betriebsstroms verringert die
Geschwindigkeit der Schnittstelle. Optokoppler mit Darlington-Ausgang sind mit CTRs von
200500% erhältlich, aber diese haben leider Leider haben diese Optokoppler Abschaltzeiten
 von etwa 100 ms und sind daher nur für langsame Anwendungen geeignet. Optokoppler
Optokoppler kann einen erheblichen Anteil am Gesamtstrombedarf ausmachen, insbesondere
auf der isolierten Seite.
• Unterstützungsschaltungen: Ein einfacher Fototransistor- oder Fotodarlington-Ausgang
benötigt mehrere passive Komponenten und ein Puffergatter, um ihn korrekt an logische
Pegel anzuschließen. Alternativ dazu können Sie Optokoppler mit logikkompatiblen Ein- und
Ausgängen, insbesondere die schnelleren, aber zu deutlich höheren Kosten. Die
Anforderungen an die Ansteuerung von LEDs mit niedrigen Strömen können direkt durch ein
Logik Gatter und einem Vorwiderstand erfüllt werden, wohingegen man bei Verwendung
eines billigeren Optokopplers mit höherem LED-Strom Strom benötigen Sie einen
zusätzlichen Puffer.

Kapazität der Kopplung

Obwohl ein Optokoppler die elektrische Verbindung bei Gleichstrom unterbricht, mit einer
Isolationsspannung gemessen in kV gemessenen Isolationsspannung unterbricht, verbleibt noch eine
gewisse Restkopplungskapazität, die die Isolation bei hohen Frequenzen verringert.
Die Spezifikationswerte von 0,52 pF werden durch die layoutabhängige Streukapazität der Leitungen
etwas erhöht. Layout-abhängig ist. Eingangs- und Ausgangsstifte befinden sich immer auf
gegenüberliegenden Seiten des Gehäuses. Es hat keinen Es macht keinen Sinn, einen Optokoppler für
die Isolation zu entwickeln, wenn Sie die Ausgangsbahnen neben den Eingangsbahnen zurückführen!
Eingangsbahnen führen! Die Kopplungskapazität der einzelnen Kanäle, multipliziert mit der Anzahl
der Kanäle im System System bedeutet, dass ein erhebliches Maß an hochfrequentem Grundrauschen
aus einem isolierten System ausgekoppelt werden kann.
isolierten System noch ein erhebliches Maß an hochfrequentem Grundrauschen ausgekoppelt werden
kann, oder es können noch Transienten mit schneller Anstiegszeit oder RFI eingekoppelt werden.
(Dies ist ein weiteres Argument für die Minimierung der Anzahl der Kanäle.) Außerdem können hohe
Gleichtaktsignale dV/dt durch diese Kapazität direkt in den Fotodioden- oder Transistoreingang
eingekoppelt werden und Fehlschaltungen verursachen.
Dieser Effekt wird reduziert, indem ein elektrostatischer Schirm über den optischen Pfad gelegt und
mit dem Einige Optokoppler sind mit einer solchen Abschirmung erhältlich. Gemeinsame Immunität
gegen transiente Gleichtaktspannungen kann von weniger als 100 V/ms bis zu mehr als 5 kV/ms (bei
teuren Geräte).

Alternativen zu Opto-Kopplern
Zwei Alternativen zu Optokopplern für die Isolierung digitaler Signale sind Relais und
Impulsübertrager. Das Relais ist ein bewährtes Gerät und eine gute Wahl, wenn seine
Einschränkungen hinsichtlich Größe, Gewicht, Geschwindigkeit, Stromverbrauch und
Geschwindigkeit, Stromverbrauch und elektromechanische Beschaffenheit akzeptabel sind.
Impulstransformatoren sind besonders nützlich für die Übertragung von digitalen Daten mit großer
Bandbreite und hoher Geschwindigkeit, für die Optokoppler zu langsam oder zu teuer sind. Sie
können auch für eine gute Immunität gegen hohe dV/dt-Störungen ausgelegt werden. Die Daten
müssen kodiert oder moduliert werden, um jegliche Gleichstromkomponente zu entfernen. Dies
erfordert einen Overhead von einigen Gattern und einem Latch pro Kanal, aber dieser Overhead kann
akzeptabel sein, insbesondere wenn Sie bereits Semi-Custom-Silizium verwenden, und kann leicht
durch die Vorteile hoher Geschwindigkeit und Geschwindigkeit und des geringen Stromverbrauchs.
6.2.5 Klassische Datenschnittstellenstandards
Wenn Sie logische Signale von einem Gerät zu einem anderen verbinden wollen, reicht es nicht aus
Standard-Logikbausteine zu verwenden und direkte Gate-to-Gate-Verbindungen herzustellen, auch
wenn sie vom Hauptsystem isoliert sind. Hauptsystem isoliert sind. Standard-Logik ist nicht geeignet,
um lange Leitungen zu treiben; die Leitungsabschlüsse sind nicht spezifiziert und
die Störfestigkeit ist gering, so dass Reflexionen und Interferenzen zu einer unannehmbar hohen
Datenverfälschung führen würden. Verfälschung führen. Externe Logikschnittstellen müssen speziell
für diesen Zweck entwickelt werden.
Gleichzeitig ist es wichtig, dass die Schnittstellen zwischen den Geräten verschiedener Hersteller eine
gewisse Gemeinsamkeit aufweisen. Geräten verschiedener Hersteller. So kann der Benutzer z. B.
einen Computer von Hersteller A an einen einen Drucker von Hersteller B anschließen, ohne sich
Gedanken über die elektrische Kompatibilität zu machen. Daher besteht Bedarf an einer
Standarddefinition für elektrische Schnittstellensignale. Dieser Bedarf wird seit vielen Jahren erkannt,
und es gibt eine Vielzahl von Datenaustausch Standards zur Verfügung. Die Logik des Marktes hat
dazu geführt, dass nur eine kleine Anzahl von ihnen dominieren. In diesem Abschnitt werden die
beiden wichtigsten kommerziellen Standards behandelt: EIA-232F und EIA-422.
EIA-232F ist eine Aktualisierung der 1969 veröffentlichten RS-232C-Norm, um sie an die
internationalen Normen CCITT V.24 und den internationalen Normen CCITT V.24 und V.28 sowie
ISO IS2110 anzupassen. EIA-422 ist derselbe wie der frühere RS-422-Norm. Die Änderungen des
Präfixes sind rein kosmetischer Natur, um die Quelle der Normen als die EIA zu identifizieren.

EIA-232F
Der Boom in der Datenkommunikation hat dazu geführt, dass viele Produkte die
Schnittstellenkonformität für sich in Anspruch nehmen indem sie in ihren Spezifikationen die
Bezeichnung "RS-232" anführen. Einige dieser Behauptungen sind in der Tat ziemlich fadenscheinig,
und anspruchsvolle Benutzer werden die Schnittstellenkonformität als einen Indikator für die
Produktqualität betrachten und sie frühzeitig in ihrer Bewertung. Die wichtigsten Merkmale der
Spezifikation sind in Tabelle 6.2 aufgeführt. Neben der EIA-232F legt nicht nur die elektrischen
Parameter fest, sondern auch die mechanischen Verbindungen und Pin-Konfiguration und die
funktionale Beschreibung der einzelnen Datenkreise.
Nach heutigen Maßstäben ist die Leistung von EIA-232F primitiv. Ursprünglich wurde es für die
Verbindung von Datenendgeräte (DTE) mit Modems, den so genannten Datenkommunikationsgeräten
(DCE), zu verbinden. Es wurde auch für Schnittstellen zwischen Datenendgeräten und Großrechnern
verwendet. Diese frühen Anwendungen hatten eine relativ niedrige Geschwindigkeit, weniger als 20
kbaud, und verwendeten Kabel, die kürzer als 50 Fuß waren. Anwendungen, die eine solche
Anwendungen, die eine solche begrenzte Fähigkeit erfordern, sind heute zahlreich, daher die große
Beliebtheit der Norm. Die jüngste Überarbeitung der Norm trägt dem Rechnung Diesem Umstand
wurde in der jüngsten Revision Rechnung getragen, indem der Begriff "Datenübertragungsgeräte"
durch "Datenübertragungsendgeräte" ersetzt wurde, auch abgekürzt als DCE. Es wird nicht genau
geklärt, was ein DTE und was ein DCE ist, und da viele Anwendungen einfache DTE- (Computer) zu
DTE- (Terminal oder Drucker) Verbindungen sind, ist es oft
Es ist umstritten, was sich an welchem Ende der Schnittstelle befindet. Obwohl eine Punkt-zu-Punkt-
Verbindung Punkt-zu-Punkt-Verbindung die richtigen Anschlüsse für DTE-zu-DCE bietet, ist ein
Kabel mit der Bezeichnung ein "Nullmodem" (Abbildung 6.19), das eine DTE-zu-DTE-Verbindung
herstellt. Der übliche Anblick eines Installationstechniker, der über einem 9-poligen Stecker hockt und
die Pins 2 und 3 vertauscht, damit der Empfänger des einen Endes das Signal des anderen Endes hört.
Empfänger des einen Endes auf den Treiber des anderen Endes hört, ist noch nicht verschwunden.
Die Übertragungsreichweite von EIA-232F ist durch die unsymmetrische Ausführung und den
begrenzten Treiberstrom begrenzt.
Das unsymmetrische Design ist sehr anfällig für externe Störeinflüsse und für Erdverschiebungen
zwischen dem Treiber und Empfänger. Der begrenzte Treiberstrom bedeutet, dass die
Anstiegsgeschwindigkeit langsam genug gehalten werden muss, um zu verhindern, dass das Kabel zu
einer Übertragungsleitung wird, und das begrenzt die schnellste Datenrate, die untergebracht werden
kann. Die maximale Kabellänge, die ursprünglich auf 50 Fuß festgelegt war, wird jetzt durch eine
Anforderung begrenzt eine maximale Lastkapazität (einschließlich des Empfängereingangs) von 2500
pF für jeden Schaltkreis. Wenn die Leitungslänge steigt auch die Kapazität der Leitung, so dass mehr
Strom benötigt wird, um die gleiche Übergangszeit zu erreichen. Die Diagramm in Abbildung 6.20
zeigt den Treiberstrom im Vergleich zur Lastkapazität, der erforderlich ist, um die 4% Übergangszeit
bei verschiedenen Datenraten einzuhalten. In der Praxis ist die Leitungslänge auf 3 Meter oder
weniger begrenzt oder weniger für Datenraten von mehr als 20 kb/s. Die meisten Treiber können die
höheren Übertragungsraten über eine so Länge bewältigen, ohne einen übermäßigen
Versorgungsstrom zu verbrauchen.
Beachten Sie, dass es mehrere gängige "Erweiterungen" gibt, die bei strikter Einhaltung der Norm
nicht zulässig sind der Norm nicht erlaubt sind. EIA-232F sieht kein Tri-Stating des Treiberausgangs
vor, so dass der Zugriff mehrerer Treiber auf eine eine Leitung nicht möglich ist. Auch die
Parallelschaltung von Empfängern ist nicht zulässig, es sei denn, die kombinierte Eingangsimpedanz
Eingangsimpedanz zwischen 3 kU und 7 kU gehalten wird. Die Richtlinie berücksichtigt keine
galvanisch getrennten Schnittstellen: Es werden keine Spezifikation wird für Isolationsanforderungen
angeboten, obwohl sie wünschenswert sind. Sie spezifiziert nicht das Kommunikationsdatenformat.
Das übliche Format "ein Startbit, acht Datenbits, zwei Stoppbits" ist nicht Teil der der Norm, sondern
nur seine häufigste Anwendung. Sie ist nicht direkt kompatibel mit einer anderen gängigen
Single-Ended-Standard, EIA-423, obwohl solche Verbindungen normalerweise funktionieren.
Außerdem können Sie nicht EIA-232F kann nicht mit einer 5-V-Versorgungsschiene betrieben
werden, da die minimale Treiberausgangsspannung mit 5 V, belastet mit 37 kU und mit einer
Ausgangsimpedanz von 300 U.
Die Norm fordert eine Begrenzung der Anstiegsgeschwindigkeit auf maximal 30 V/ms. Dies kann
zwar mit einem Ausgangskondensator erreicht werden, der mit der Strombegrenzung des
Ausgangstransistors zusammenwirkt, während dieser arbeitet, erhöht dies die Verlustleistung und
verringert die maximal mögliche Kabellänge. Es ist vorzuziehen, einen Treiber zu verwenden, der
über eine chipinterne Anstiegsgeschwindigkeitsbegrenzung verfügt, die keine externen Kondensatoren
erfordert und die Anstiegsrate unabhängig von der Kabellänge ist.

EIA-422
Viele Datenkommunikationsanwendungen erfordern heute Datenraten im Megabaud-Bereich, für die
EIA-232F unzureichend ist. Dieser Bedarf wird durch die Norm EIA-422 erfüllt, die eine elektrische
Spezifikation für Treiber und Empfänger zur Verwendung in einer symmetrischen oder differentiellen,
Punkt-zu-Punkt- oder Multidrop Hochgeschwindigkeitsschnittstelle unter Verwendung von Twisted-
Pair-Kabeln. Tabelle 6.2 fasst die EIA-422-Spezifikation im im Vergleich zu EIA-232F. Es sind ein
Treiber und bis zu zehn Empfänger zulässig. Die maximale Datenrate ist 10 MBaud spezifiziert, wobei
ein Kompromiss mit der Kabellänge eingegangen wird; die maximale Kabellänge bei 100 kBaud
beträgt 4000 Fuß. Im Gegensatz zu EIA-232F spezifiziert EIA-422 keine funktionellen oder
mechanischen Parameter der Schnittstelle. Diese sind in anderen Normen enthalten, insbesondere in
den Normen EIA-449 und EIA-530.
EIA-422 erreicht seine Hochgeschwindigkeits- und Langstreckenfähigkeiten durch die Spezifikation
eines symmetrischen und abgeschlossenen Entwurf. Der symmetrische Aufbau reduziert die
Empfindlichkeit gegenüber externen Gleichtaktstörungen und ermöglicht eine Massedifferenz von bis
zu einigen Volt zwischen dem Treiber und einem oder mehreren Empfängern ohne die
Schwellenwerte der Empfänger zu beeinflussen. Ein Kabelabschluss, zusammen mit einem erhöhten
Treiberstrom ermöglicht schnelle Anstiegsgeschwindigkeiten, die wiederum hohe Datenraten
ermöglichen. Wenn das Kabel nicht abgeschlossen wird, kommt es zu einem starken an den Flanken
auf, was zu unerwünschten Schaltvorgängen im Empfänger führen kann. Die spezifizierte
Terminierung von 100 U ist eng an die charakteristische Impedanz typischer Twisted-Pair-Kabel
angepasst. Es wird nur ein Abschluss verwendet, und zwar am Empfänger am anderen Ende des
Kabels.

Design der Schnittstelle

Der bei weitem einfachste Weg, eine EIA-232F- oder EIA-422-Schnittstelle zu realisieren, ist die
Verwendung eines der vielen speziell zugeschnittenen Treiber- und Empfänger-Chipsätzen, die
verfügbar sind. Die gebräuchlichsten, wie zum Beispiel der 1488 Treiber/1489 Empfänger für EIA-
232F oder der 26LS31 Treiber/26LS32 Empfänger für EIA-422, sind von vielen Quellen
kostengünstig und in stromsparenden CMOS-Versionen erhältlich. Sie können auch kombinierte
Treiber/Empfänger-Bauteile erhältlich, so dass eine kleine Schnittstelle mit einem IC bedient werden
kann. Da die 9-polige Implementierung von EIA-232F so weit verbreitet ist, wird auch ein Teil mit
einem Gehäuse mit 3 Sendern und 5 Empfängern weit verbreitet. Die Hochspannungsanforderungen
von EIA-232F, typischerweise 12 V, werden von einige Anbieter, die On-Chip-DC-to-DC-Wandler
von der þ 5-V-Schiene anbieten.
Abbildung 6.21 zeigt typische Schnittstellenschaltungen für die beiden Normen. Man beachte die
Einbeziehung von Netz Isolierdioden, die den Rest der Schaltung vor den unvermeidlichen
Überspannungen schützen, die kommen. Sie können eine Schnittstelle, insbesondere die einfachere
EIA-232F, auch mit Standard Komponenten wie Operationsverstärker, Komparatoren, CMOS-
Pufferbausteine oder diskrete Komponenten bauen, wenn Sie bereit sind wenn Sie bereit sind, einige
Zeit darauf zu verwenden, die Schaltung gemäß den Anforderungen der Norm und gegen erwartete
Überlastbedingungen zu charakterisieren. Dies kann bei den Bauteilkosten geringfügig billiger sein,
aber der Gesamtwert ist eher fraglich.

6.2.6 Standards für Hochleistungs-Datenschnittstellen

Dieser Abschnitt gibt einen kurzen Überblick über einige neuere Datenschnittstellennormen, die sich
für Hochgeschwindigkeits Anwendungen entstanden sind und sich in der Folge immer mehr
durchgesetzt haben.

EIA-485
EIA-485 weist viele Ähnlichkeiten mit EIA-422 auf und wird häufig als Grundlage für interne und
industrielle Datenübertragungssysteme. Eine Variante der SCSI-Schnittstelle (HVD-SCSI: High
Voltage Differential - Small Computer Systems Interface) ist zum Beispiel voltage differential - small
computer systems interface) verwendet 485 als Grundlage für ihre elektrische Spezifikation.
485-konforme Geräte können in 422-Systemen verwendet werden, obwohl dies nicht unbedingt
umgekehrt gilt. Der Hauptunterschied besteht darin, dass 485 mehrere Sender auf derselben Leitung
zulässt, die bis zu 32 Einheiten Lasten mit halbduplexer (bidirektionaler) Kommunikation. Eine
Einheitslast ist definiert als eine stationäre Last die einen Strom von 1 mA bei einer maximalen
Gleichtaktspannung von 12 Vor 0,8 mA bei - 7 V erlauben. ULs können aus Treibern oder
Empfängern und Failsafe-Widerständen (siehe unten) bestehen, enthalten aber nicht die
Abschlusswiderstände Abschlusswiderstände. Die bidirektionale Kommunikation bedeutet, dass 485-
Treiber Leitungskonflikte zulassen müssen und für die Ansteuerung einer Leitung, die an beiden
Enden mit 120 U abgeschlossen ist. Die beiden Spezifikationen werden in Tabelle 6.2 verglichen.
Ein weiteres Problem, das in einem Halbduplex-System auftritt, ist, dass es Zeiten gibt, in denen keine
Sender die Leitung ansteuern, so dass sie hochohmig wird, und es ist wünschenswert, dass die
Empfänger in dieser Situation in einem festen Zustand bleiben sollen. Dies bedeutet, dass eine
Differenzspannung von mehr als 200 mV durch eine geeignete passive Schaltung bereitgestellt werden
sollte, die sowohl die Anforderungen an die Abschlussimpedanz als auch die Anforderungen an die
Einheitslast erfüllt. Ein Netzwerk, das dafür ausgelegt ist, wird als "ausfallsicheres" Netzwerk
bezeichnet.
CAN
Der Controller Area Network-Standard wurde ursprünglich in der Automobilbranche entwickelt, um
den komplexen elektrischen Kabelbaum durch einen Zweidraht-Datenbus zu ersetzen. Inzwischen ist
er standardisiert worden in der ISO 11898 standardisiert. Die Spezifikation erlaubt
Signalisierungsraten von bis zu 1 MB/s, eine hohe Immunität gegen elektrische
Störungen und die Fähigkeit zur Selbstdiagnose und Fehlerbehebung. Sie ist heute in vielen Bereichen
weit verbreitet, einschließlich Fabrikautomatisierung, Medizintechnik, Schifffahrt, Luft- und
Raumfahrt und natürlich der Automobilindustrie. Es ist besonders besonders geeignet für
Anwendungen, die viele kurze Nachrichten in kurzer Zeit mit hoher Zuverlässigkeit in lauten
Betriebsumgebungen.
Die ISO 11898-Architektur definiert die beiden untersten Schichten des OSI/ISO-Sieben-Schichten-
Modells, d. h, die Datenübertragungsschicht und die physikalische Schicht. Das
Kommunikationsprotokoll ist Carrier Sense Multiple Access, mit Kollisionserkennung und
Arbitrierung nach Nachrichtenpriorität (CSMA/CDþAMP). Die erste Version von CAN wurde in ISO
11519 definiert und erlaubte Anwendungen bis zu 125 kB/s mit einem 11-Bit
Nachrichtenidentifikator. Die 1-MB/s-Version nach ISO 11898:1993 ist Standard-CAN 2.0A,
ebenfalls mit einem 11-Bit-Identifier, während Extended CAN 2.0B ist in einer Änderung der Norm
von 1995 vorgesehen und bietet einen 29-Bit-Identifier.
Der physikalische CAN-Bus ist ein einzelnes verdrilltes Kabel, geschirmt oder ungeschirmt, das an
beiden Enden mit 120 U abgeschlossen ist.
120 U abgeschlossen. Es wird eine symmetrische Differenzialsignalisierung verwendet. Knoten
können jederzeit hinzugefügt oder entfernt werden, auch während das Netz in Betrieb ist. Ungespeiste
Knoten sollten den Bus nicht stören, daher sollten die Transceiver Daher sollten Transceiver so
konfiguriert werden, dass ihre Pins bei abgeschalteter Stromversorgung eine hohe Impedanz
aufweisen. Die Standardspezifikation erlaubt eine maximale Kabellänge von 40 m mit bis zu 30
Knoten und eine maximale Stichleitungslänge (vom (vom Bus zum Knoten) von 0,3 m. Größere Stich-
und Leitungslängen sind möglich, allerdings mit Abstrichen bei den Signalisierungsraten. Im
rezessiven (ruhenden) Zustand sind beide Busleitungen gleichmäßig auf etwa 2,5 V relativ zur Masse
vorgespannt sind; im dominanten Zustand ist eine Leitung (CANH) um 1 V positiv, während
eine Leitung (CANH) um 1 V positiv und die andere (CANL) um den gleichen Betrag negativ
vorgespannt, so dass sich ein Differenzsignal von 2 V ergibt. Der erforderliche
Gleichtaktspannungsbereich liegt zwischen -2 V und þ7 V, d. h. 4,5 V über dem Ruhezustand.

USB
Der Universal Serial Bus ist ein Kabelbus, der den Datenaustausch zwischen einem Host-Computer
und einer Vielzahl von gleichzeitig zugänglichen Peripheriegeräten unterstützt. Die angeschlossenen
Peripheriegeräte teilen sich die USB-Bandbreite über ein vom Host gesteuertes, Token-basiertes
Protokoll. Der Bus ermöglicht es, Peripheriegeräte anzuschließen, zu konfigurieren,
konfiguriert, verwendet und abgetrennt werden, während der Host und andere Peripheriegeräte in
Betrieb sind. Es gibt nur einen Host in jedem USB-System. Die USB-Schnittstelle zum Host-
Computersystem wird als Host-Controller bezeichnet, der der in einer Kombination aus Hardware,
Firmware oder Software implementiert sein kann.
USB-Geräte sind entweder Hubs, die als Verdrahtungskonzentratoren fungieren und zusätzliche
Anschlusspunkte oder Systemfunktionen wie Mäuse, Speichergeräte, Datenquellen oder -ausgänge.
Ein Root Hub ist in das Host-System integriert, um einen oder mehrere Anschlusspunkte
bereitzustellen.
Der USB überträgt Signale und Strom über ein vieradriges Punkt-zu-Punkt-Kabel.
muss verwendet werden, um das USB-Datensignal zu empfangen. Der Empfänger hat eine
Eingangsempfindlichkeit von mindestens 200 mV, wenn beide differentiellen Dateneingänge
innerhalb des Gleichtaktbereichs von 0,8 V bis 2,5 V liegen. Ein differentieller Ausgang Treiber treibt
das USB-Datensignal mit einem statischen Ausgangssignalhub im Low-Zustand von < 0,3 V bei einer
Last von 1,5 kU auf 3,6 V und in seinem High-Zustand von > 2,8 V mit einer 15-kU-Last gegen
Masse. Eine Full-Speed-USB-Verbindung wird hergestellt über ein abgeschirmtes, verdrilltes Kabel
mit einem Wellenwiderstand (Z0) von90 U15% und einer maximalen Einwegverzögerung von 26 ns.
Die Impedanz der einzelnen Treiber muss zwischen 28 und 44 U liegen.
Spezifikation steuert die Anstiegs- und Abfallzeiten der Ausgangstreiber für eine Reihe von
Lastkapazitäten.
In Version 1.1 gibt es zwei Datenraten:
• Die Signalisierungsbitrate bei voller Geschwindigkeit beträgt 12 Mb/s;
• ein Low-Speed-Signalisierungsmodus mit eingeschränkter Kapazität ist ebenfalls mit 1,5 Mb/s
definiert.
Beide Modi können auf demselben USB-Bus unterstützt werden, indem der Modus zwischen den
Übertragungen automatisch dynamisch umgeschaltet wird. Übertragungen. Der Low-Speed-Modus ist
definiert, um eine begrenzte Anzahl von Geräten mit geringer Bandbreite zu unterstützen, wie Mäuse.
Um garantierte Eingangsspannungspegel und eine angemessene Abschlussimpedanz zu gewährleisten,
werdenAbschlüsse an jedem Ende des Kabels verwendet. Die Abschlüsse ermöglichen auch die
Erkennung des Anschlusses anjedem Anschluss und unterscheiden zwischen Geräten mit voller und
niedriger Geschwindigkeit. Die USB 2.0-Spezifikation bieteteine Hochgeschwindigkeitsdatenrate von
480 MB/s zwischen kompatiblen Geräten bei Verwendung desselben Kabels wie bei 1.1, wobei
sowohlQuell- und Lastabschlüsse von 45 U.
Die neueste Spezifikation, USB 3.0, hat eine Datenrate von bis zu 5 Gbit/s, wobei eine Datenrate von
Datenrate von 3,2 Gbit/s als angemessen angesehen wird. Die ersten im Handel erhältlichen Geräte,
die die neueUSB 3.0-Spezifikation unterstützen, kamen 2010 auf den Markt.
Auf jedem Segment des Kabels befinden sich außerdem Versorgungsleitungen mit einer
Nennspannung von þ 5 V, um die Geräte mit Strom zu versorgen.
Es sind Kabelsegmente mit variablen Längen bis zu mehreren Metern möglich. Die Spezifikation
definiert Steckverbinder, und das Kabel hat vier Leiter: ein verdrilltes Signalpaar mit
Standardquerschnitt und ein Strompaar in einer Reihe von zulässigen Stärken.
Der Takt wird zusammen mit den Differenzdaten kodiert übertragen. Das Taktcodierungsschema ist
Non-Return-to-Zero mit Bitstuffing, um angemessene Übergänge zu gewährleisten. Jedem Paket ist
ein SYNC-Feld vorangestellt um dem/den Empfänger(n) die Möglichkeit zu geben, ihre
Bitwiederherstellungstakte zu synchronisieren.

Ethernet
Ethernet ist eine bewährte Spezifikation für die serielle Datenübertragung. Sie wurde erstmals 1980
veröffentlicht von einem Multivendor-Konsortium veröffentlicht, das den DEC-Intel-Xerox (DIX)-
Standard entwickelte. Im Jahr 1985 wurde Ethernet in IEEE 802.3 standardisiert und seitdem
mehrfach erweitert. Das "klassische" Ethernet arbeitet mit einer Datenübertragungsrate von 10 Mbit/s.
Seit den 1990er Jahren hat sich das Ethernet in folgenden Bereichen weiterentwickelt folgenden
Bereichen entwickelt:
• Übertragungsmedien;
• Datenübertragungsraten;
o Fast Ethernet mit 100 Mbit/s (1995);
o Gigabit Ethernet mit 1 Gbit/s (1999);
• Netzwerktopologien.

Heutzutage ist Ethernet die weltweit am weitesten verbreitete Netzwerktechnologie in der

kommerziellen Informationstechnologiesystemen und gewinnt auch in der industriellen
Automatisierung zunehmend an Bedeutung. Alle Netzwerk Teilnehmer haben unter Ethernet die
gleichen Rechte. Jeder Benutzer kann jederzeit Daten beliebiger Größe mit einem anderen Benutzer
austauschen. Jeder Benutzer kann jederzeit Daten jeder Größe mit einem anderen Benutzer
austauschen, und jedes Netzwerkgerät, das sendet, wird von allen anderen Benutzern gehört. Jeder
Ethernet-Teilnehmer filtert die für ihn bestimmten Datenpakete aus dem Strom heraus und ignoriert
alle anderen.
Im Standard-Ethernet teilen sich alle Netzwerkteilnehmer eine Kollisionsdomäne. Der Netzzugang
wird wird durch das CSMA/CD-Verfahren (Carrier Sense Multiple Access with Collision Detection)
gesteuert.
Vor der Übertragung von Daten prüft ein Netznutzer zunächst, ob das Netz frei ist (Carrier Sense). Ist
dies der Fall, beginnt er beginnt er, Daten zu übertragen. Gleichzeitig prüft er, ob andere Teilnehmer
ebenfalls mit der Übertragung begonnen haben (Kollisionserkennung). Ist dies der Fall, kommt es zu
einer Kollision. Alle betroffenen Netzwerkteilnehmer stoppen nun ihre Übertragung, warten eine nach
einem Zufallsprinzip festgelegte Zeitspanne ab und beginnen dann wieder mit der Übertragung
beginnen. Dies hat zur Folge, dass die für die Übertragung von Datenpaketen benötigte Zeit stark von
der Netzauslastung abhängt stark von der Netzauslastung abhängt und nicht im Voraus bestimmt
werden kann. Je mehr Kollisionen auftreten, desto langsamer wird das gesamte Netz.
Dieser Mangel an Determinismus lässt sich durch eine Variante des Grundkonzepts, das so genannte
Switched Ethernet. Dabei handelt es sich um ein Netz, in dem jedem Ethernet-Teilnehmer ein Port in
einem Switch zugewiesen wird, der der alle ankommenden Datenpakete analysiert und sie an den
entsprechenden Anschluss weiterleitet. Switches trennen ehemalige Kollisionsdomänen in einzelne
Punkt-zu-Punkt-Verbindungen zwischen den Netzkomponenten und den jeweiligen Benutzergeräten.
Durch die Vermeidung von Kollisionen steht jeder Punkt-zu-Punkt-Verbindung die volle
Netzwerkbandbreite zur Verfügung.
jeder Punkt-zu-Punkt-Verbindung zur Verfügung. Das zweite Adernpaar des vieradrigen Ethernet-
Kabels, das sonst für die Kollisionserkennung benötigt wird, kann nun für die Übertragung genutzt
werden, was zu einer Erhöhung der Datenübertragungsrate.
Die Ethernet-Schnittstelle ist bei jedem Teilnehmer gemäß Abbildung 6.22 definiert. Üblicherweise
findet man strukturierte Twisted-Pair-Verkabelung für lokale Netze ist in der Regel bereits in ein
Gebäude integriert, und die Verkabelungsmerkmale sind in der IEC 11801 und verwandten Normen
angegeben (siehe Tabelle 1.7 auf S. 27); daher sind die 10BaseT und 100BaseT-Varianten die am
weitesten verbreiteten Ethernet-Implementierungen, und die entsprechenden MAU/MDI mit dem
RJ45-Stecker sind in den meisten Computertypen enthalten. Die maximalen Längen sind bei der Fast-
Ethernet-Implementierung durch das Signal-Timing begrenzt, und ein Ethernet-System
Implementierung hängt von der korrekten Integration von Kabellängen, -typen und -abschlüssen ab.
Im Gegensatz zu den koaxialen Versionen von Ethernet, die im Multi-Drop-Verfahren verbunden
werden können, ist jedes jedes Segment einer Twisted-Pair- oder Glasfaserstrecke eine Punkt-zu-
Punkt-Verbindung zwischen Hosts; dies bedeutet, dass Dies bedeutet, dass ein Netzwerksystem, das
aus mehr als nur zwei Hosts besteht, eine Reihe von Hubs oder Switches erfordert, die die
Verbindungen zu den einzelnen die die Verbindungen zu jedem Benutzer integrieren. Ein Hub leitet
den Ethernet-Verkehr zwischen seinen Anschlüssen einfach durch Ports durch, ohne ihn in irgendeiner
Weise zu kontrollieren, aber ein Switch kontrolliert den Verkehr, indem er die Pakete an ihre Ziel-
Ports.
Die elektrischen Eigenschaften von 100BaseT sind ein Spitzen-Differential-Ausgangssignal von 1 V
in ein Twisted-Pair mit 100 U Impedanz; der 10BaseT-Pegel beträgt 2,5 V. Die Anstiegs- und
Abfallzeit und die Amplitude Symmetrien sind ebenfalls definiert, um ein hohes Maß an
Ausgewogenheit und damit Gleichtaktverhalten zu erreichen.
Es ist üblich, einen Transformator und eine Gleichtaktdrossel zu verwenden, um die
Netzwerkverbindung von der Treiberelektronik zu isolieren. Treiberelektronik zu isolieren.

PCI-Express
Eine Alternative zum traditionellen "verdrahteten" Netzwerk ist die Glasfaser, und einer der jüngsten
Standards für die Verwendung in PCI-Karten in PCs (daher der Name PCI Express) hat drei
grundlegende Standarddefinitionen: PCIExpress
(PCIe) 1, 2 und 3. Innerhalb dieser Grundversionen gibt es verschiedene Unterteilungen (z. B. 1.1
Beispiel), aber das Ziel ist es, mehrere optische Kanäle zu erreichen, die Daten im GB/s-Bereich pro
Kanal. Zum Beispiel hat PCIe 2.0 eine Spezifikation von 5 GT/s (Giga Transfers per second) und PCIe
3.0 wurde für 8 GT/s spezifiziert.