Sie sind auf Seite 1von 23

Organizacin de entrada 11 y salida

Investigacin
JESS EDUARDO TOVAR HERNNDEZ

FACULTAD DE INFORMATICA UAS, MAZATLN

ndice. ORGANIZACIN DE ENTRADA Y SALIDA...(1) Desarrollo........(1)


Dispositivos perifricos ....(1) Interface I/O....(3) Transferencia asncrona de datos.......(5) Acceso directo a memoria .....(8) Interrupcin prioritaria...(10) Procesador de Entrada/Salida....(13) Organizacin del sistema multiprocesador.......(14) Procesador para comunicacin de datos. ...(16)

Conclusiones....(18) Bibliografa.....(19)

Desarrollo. ORGANIZACIN DE ENTRADA Y SALIDA Dispositivos perifricos.


El subsistema de entrada-salida de una computadora, denominado E/S, Proporciona un modo de comunicacin eficiente entre el sistema central y el ambiente externo. Los programas y datos deben introducirse a la memoria de la computadora para su procesamiento y los resultados que se obtienen de los clculos deben grabarse o registrarse para el usuario. Los dispositivos de entrada o salida conectados a la computadora tambin se llaman perifricos. Entre los perifricos ms comunes estn los teclados, los monitores y las impresoras. Los perifricos que proporcionan almacenamiento auxiliar para el sistema son cintas y discos magnticos. Los perifricos son dispositivos electromecnicos y electromagnticos de cierta complejidad. Los monitores de video son los perifricos de uso ms comn. Consisten en un teclado como dispositivo de entrada y una pantalla como dispositivo de salida. Hay diferentes tipos de monitores de video, pero los ms populares utilizan un tubo de rayos catdicos (CRT). Las impresoras proporcionan un registro permanente, sobre el papel, de los datos o el texto de salida de la computadora. Hay tres tipos bsicos de impresoras de caracteres: de margarita, de matriz de puntos y laser. Las cintas magnticas se utilizan principalmente para almacenar a archivos de datos: por ejemplo, el registro de la nomina de una compaa. El acceso es secuencial y consta de registros que pueden accesarse uno despus de otro, conforme la cinta se mueve a lo largo de un mecanismo estacionario de lectura-escritura. 1

Los discos magnticos tienen superficies rotatorias de alta velocidad, con una cubierta de material magntico. El acceso se consigue al mover un mecanismo de lectura-escritura sobre una pista en la superficie magnetizada. Sobre todo, los discos se utilizan para el almacenamiento de grandes cantidades de programas y datos.

Interface de entrada-salida.
La interface de entrada-salida proporciona un mtodo para transferir

informacin entre dispositivos de almacenamiento interno y de E/ S externas. Los perifricos conectados a una computadora necesitan enlace de comunicacin especial para funcionar como una interface con la unidad de procesamiento central. El propsito del enlace de comunicacin es resolver las diferencias de direccin y lneas de control. El cdigo de funcin se denomina un comando de E/S y es, en esencia, una instruccin que se ejecuta en la interface y est conectada a la unidad perifrica. La interpretacin del comando depende del perifrico que direcciona el procesador. Una interface puede recibir cuatro tipos de comandos. Se clasifican como control, estado, salida de datos y entrada de datos. Se emite un comando de control para activar el perifrico e informarle qu hacer. Por ejemplo, una unidad de cinta magntica puede instruirse para que haga regresar la cinta un registro, para que se rebobine o para que empiece a moverse hacia adelante. Se utiliza un comando de estado para probar diversas condiciones de estado en la interface y un perifrico. Por ejemplo, es posible que la computadora quiera comprobar el estarlo del perifrico antes de que se inicie una transferencia. Durante la transferencia, pueden ocurrir uno o ms errores que detecta la interface. Estos errores se representan al activar bits en un registro de estado que el procesador pueda leer en ciertos intervalos.

Un comando de salida de datos hace que la interface responda transfiriendo datos del canal a uno de sus registros. Consideremos un ejemplo con una unidad de cinta. En la configuracin E/S aislada, la CPU tiene instrucciones distintas de 3

entrada y salida, y Cada una de estas instrucciones se asocia con la direccin

de un registro de interface. Cuando la CPU recupera y decodifica el cdigo de operacin de una instruccin de entrada-salida, coloca la dileccin asociada con la instruccin dentro de las lneas de direccin comunes. La computadora trata a un registro de interface como parte del sistema de memoria. Las direcciones asignadas para registros de interface no pueden utilizarse para palabras de memoria, lo cual reduce el rango de direcciones de memoria disponible.

Transferencia asncrona de datos.


Las operaciones internas en un sistema digital se sincronizan mediante pulsos de reloj proporcionados por un generador de pulsos comn. Los pulsos de reloj se aplican a todos los registros dentro de una unidad y todas las transferencias de datos entre registros internos ocurren en forma simultnea durante el transcurso de un pulso de reloj. Se designan dos unidades, por ejemplo la CPU y la interface de E/ S, independientes una de la otra. Si los registros de la interface comparten un reloj comn con los registros de la CPU, se dice que la transferencia entre las dos unidades es sncrona. En la mayora de los casos, la temporizacin interna en cada unidad es independiente de la otra, que en ese caso utiliza su propio reloj para sus registros internos. En ese caso, se dice que las dos unidades son asncronas una de la otra. Este enfoque se utiliza con mucha frecuencia en la mayora de los sistemas de computadora. Una manera de conseguir esto es mediante un pulso de habilitacin (estroboscpico), proporcionado por medio de una de las unidades para indicar a la otra unidad cundo tiene que ocurrir la transferencia.

La unidad que recibe el conjunto de datos responde con otra seal de control 5

para conocer la recepcin de los datos. Este tipo de acuerdo entre dos unidades independientes se conoce como reconocimiento mutuo (handshaking). Se acostumbra especificar la transferencia asncrona entre dos unidades independientes mediante un diagrama de temporizacin que muestra la relacin de temporizacin que debe existir entre las seales de control y los datos en los canales. La transmisin serial puede ser sncrona o asncrona. En la transmisin sncrona, las dos unidades comparten una frecuencia de reloj comn y los bits se transmiten en forma continua a la velocidad que dictan los pulsos de reloj. En la transmisin serial de larga distancia, cada unidad es manejada por un reloj separado de la misma frecuencia. En forma peridica se transmiten seales de sincronizacin entre las dos unidades para mantener sus relojes en sincrona uno con el otro. En la transmisin asncrona, slo se enva informacin binaria cuando est disponible y la lnea est desocupada cuando no hay informacin por transmitir. Esto contrasta con la informacin sncrona, en la cual los bits deben transmitirse en forma continua para conservar sincronizada la frecuencia de reloj en ambas unidades. Una tcnica serial de transmisin asncrona de datos, utilizada en muchas terminales interactivas emplea bits especiales que se insertan en ambos extremos del cdigo de carcter. Con esta tcnica, cada carcter consta de tres partes: un bit de inicio, los bits del carcter y los bits de paro. La operacin de la parte de transmisor de la interface es la siguiente. La CPU lee el registro de estado y comprueba la bandera para observar si est vaco el registro transmisor. Si est vaco, la CPU transfiere un carcter al registro transmisor y la interface desactiva la bandera para marcar lleno el registro. El primer bit en el registro de corrimiento del transmisor se activa en 0 para generar un bit de inicio. La operacin de la parte receptora de la interface es similar. La entrada de recepcin de datos est en el estado 1 cuando la lnea esta inactiva. El control 6

receptor monitorea la lnea de recepcin de datos en busca de una seal 0 para detectar la ocurrencia de un bit de inicio. Una vez que se ha detectado un bit de inicio, los bits de carcter que entran se colocan en el registro de corrimiento en donde se recorren a la velocidad de baudio establecida. Despus de recibir los bits de datos, la interface comprueba la paridad y los bits de alto. En seguida, se transfiere el carcter, en paralelo, del registro de corrimiento al registro de recepcin, sin los bits de inicio y de alto. La bandera en el registro de estado se activa para indicar que el registro receptor est lleno.

Acceso directo a memoria (DMA).


La transferencia de datos entre un dispositivo de almacenamiento rpido como un disco magntico y la memoria, con frecuencia est limitada por la velocidad de la CPU. Quitar la CPU de la trayectoria y permitir que el dispositivo perifrico maneje en forma directa los canales de memoria mejorara la velocidad de transferencia. Esta tcnica de transferencia se llama acceso directo a memoria (Direct Memory Access, DMA). El controlador DMA utiliza la entrada de solicitud de canal (BR) para solicitar a la CPU que entregue d control de los canales. Cuando esta entrada est activa, la CPU termina la ejecucin de la instruccin actual y coloca el canal de direcciones, el canal de datos, y las lneas de lectura y escritura dentro de un estado de alta impedancia.

La CPU activa la salida de cesin de canal (BG) para informar a la DMA externa que los canales estn en estado de alta impedancia. La DMA que origin la solicitud de canal puede ahora tomar el control de los canales para conducir transferencias de memoria sin la intervencin del Procesador. Cuando la DMA termina la transferencia, deshabilita la lnea de solicitud de canal. La CPU deshabilita la cesin del canal, toma el control de los canales y retoma a su operacin normal. En la transferencia de DMA en rfagas, es una secuencia de bloque, que consiste en varias palabras de memoria, se transfiere en una rfaga continua mientras el controlador DMA domina los canales de memoria. Este modo de transferencia se necesita para dispositivos rpidos como discos magnticos, en donde la transmisin de datos no puede detenerse o hacerse lenta hasta que sea transferido todo un bloque. Una tcnica alterna llamada robo de ciclo, permite al controlador DMA transferir una palabra de datos a la vez, despus de lo cual debe retomar el control a los canales de la CPU. La CPU slo retrasa su operacin por un ciclo de memoria para permitir que la transferencia de E/S de memoria directa robe

un ciclo de memoria.

10

Interrupcin prioritaria.
La transferencia de datos entre la CPU y un dispositivo de E/ S la inicia la CPU. Sin embargo, la CPU no puede comenzar la transferencia a menos que el dispositivo est preparado para comunicarse con la CPU. La disponibilidad del dispositivo puede determinarse de una seal de interrupcin. La CPU responde a la solicitud de interrupcin al almacenar la direccin de retorno del PC dentro de una pila de memoria y despus el programa se transfiere a una rutina de servicio que procesa la transferencia solicitada. Consideremos con ms detalle el papel del procesador en las E/S. Cuando se produce una interrupcin, se disparan una serie de eventos en el procesador, tanto a nivel hardware como software. La Figura 6.7 muestra una secuencia tpica. Cuando un dispositivo de E/S termina una operacin de E/S, se produce la siguiente secuencia de eventos en el hardware: 1. El dispositivo enva una seal de interrupcin al procesador. 2. El procesador termina la ejecucin de la instruccin en curso antes de responder a la interrupcin. 3. El procesador comprueba si hay interrupciones, determina que hay una, y enva una seal de reconocimiento al dispositivo que origin la interrupcin. La seal de reconocimiento hace que el dispositivo desactive su seal de interrupcin. 4. Ahora, el procesador necesita prepararse para transferir el control a la rutina de interrupcin Para empezar, debe guardar la informacin necesaria para continuar el programa en curso en el punto en que se interrumpi. La informacin mnima que se precisa es (a) el estado del procesador, que se almacena en un registro llamado palabra de estado del programa (PSW, Program Status Word), y (b) la posicin de la siguiente instruccin a ejecutar, que est contenida en el contador de programa. Estos registros se pueden introducir en la pila de control del sistema. 5. Despus, el procesador carga el contador de programa con la posicin de inicio del programa de gestin de la interrupcin solicitada. Segn sea la arquitectura del computador y el diseo del sistema operativo, puede haber un 11

slo programa, uno por cada tipo de interrupcin o uno por cada dispositivo y cada tipo de interrupcin. Si hay ms de una rutina de gestin de interrupcin, el procesador debe determinar que programa llamar. Una vez que el contador de programa se ha cargado, el procesador contina con el ciclo de instruccin siguiente, que empieza con la captacin de instruccin. Puesto que la instruccin a captar viene determinada por el contenido del contador de programa, el control se transfiere al programa de gestin de interrupcin. La ejecucin de este programa da lugar a las siguientes operaciones: 6. Hasta este momento, se han almacenado en la pila del sistema el contador de programa y el PSW del programa interrumpido. Sin embargo, hay otra informacin que se considera parte del estado de un programa en ejecucin. En concreto, se deben guardar los contenidos de los registros del procesador, puesto que estos registros pueden ser utilizados por la rutina de interrupcin. Usualmente, la rutina de gestin de interrupcin empezar almacenando en la

12

pila los contenidos de todos los registros.

13

El mtodo de interrupcin de prioridad paralela utiliza un registro cuyos bits se activan en forma separada, mediante la seal de interrupcin de cada dispositivo. La prioridad se establece de acuerdo con la posicin de los bits en el registro. Adems del registro de interrupcin, el circuito puede incluir un registro de mscara, cuyo propsito es controlar el estado de cada solicitud de interrupcin. La lgica de prioridad para un sistema de cuatro fuentes de interrupcin consta de un registro de interrupcin cuyos bits individuales se activan mediante condiciones externas y se desactivan mediante instrucciones de programa. El disco magntico, como es un dispositivo de alta velocidad, recibe la prioridad ms alta. La impresora tiene la siguiente prioridad, seguida por una lectora de caracteres y un teclado. El registro de mscara tiene la misma cantidad de bits que el registro de interrupcin.

14

Procesador de Entrada/Salida.
Procesador con acceso de memoria directo que puede comunicarse con dispositivos de E/S. Sistemas con una unidad de memoria y varios procesadores compuestos (CPU's) y uno o ms IOP's. Cada IOP realiza las tareas de entrada-salida, aliviando a la CPU de las faenas involucradas en las transferencias I/O. El IOP es similar a una CPU, excepto que est diseado para manejar los detalles del procesamiento de E/S. A diferencia del controlador de DMA, que debe ser inicializado por completo por la CPU, el IOP puede buscar en memoria y ejecutar sus propias instrucciones. Las instrucciones IOP estn especficamente diseadas para facilitar las transferencias de E/ S. Adems, el IOP puede ejecutar otras tareas de procesamiento, como aritmtica, lgica, transferencia de control y traduccin de cdigo.

Las instrucciones que un IOP lee de la memoria en ocasiones se denominan comandos, para distinguirlos de las instrucciones que k-e la CPU. De cualquier manera una instruccin y un comando tienen funciones similares. Los comandos son preparados por programadores experimentados y se almacenan en la memoria, Las palabras de comando constituyen el programa para el IOP, La CPU informa al IOP dnde encontrar los comandos en la memoria cundo es hora de ejecutar el programa E/S.

15

Organizacin del Sistema Multiprocesador.


Los multiprocesadores se caracterizan por los siguientes aspectos: 1. Un multiprocesador contiene dos o ms procesadores con capacidades aproximadamente comparables. 2. Todos los procesadores comparten el acceso a un almacenamiento comn y a canales de Entrada / Salida, unidades de control y dispositivos. 3. Todo est controlado por un Sistema Operativo que proporciona interaccin entre procesadores y sus programas en los niveles de trabajo, tarea, paso, archivo y elementos de datos. Las organizaciones ms comunes son las siguientes: 1. Tiempo compartido o bus comn (conductor comn). 2. Matriz de barras cruzadas e interruptores. 3. Almacenamiento de interconexin mltiple. Tiempo Compartido o Bus Comn (o Conductor Comn). La multiplicacin de matriz es una de las operaciones computacionales ms intensivas que se ejecutan en las computadoras con procesadores de vector. La multiplicacin de matrices n X n consta de operaciones de n2 productos internos o n3 operaciones multiplicar-sumar. Una matriz n X m de nmeros tiene n renglones y m columnas y puede considerarse que constituye un conjunto de n vectores de rengln o un conjunto de m vectores de columna. Consideremos por ejemplo, la multiplicacin de dos matrices 3 X 3 A y B.

a11 a21 a31

a12 a22 a32

a13 a23 a33 x

b11 b21 b31

b12 b22 b32

b13 b23 b33 =

c11 c21 c31

c12 c22 c32

c13 c23 c33

16

La matriz producto C es unas matriz 3 X 3 cuyos elementos estn relacionados con los elementos de A y B mediante el producto interno:

cif = aik x bki


k =1

Por ejemplo, el nmero en el primer rengln y la primera columna de la matriz C se calcula con i= 1, j =1, para obtener:
C11= a11 b11 + a12 b21 + a13 b31

Esto requiere tres multiplicaciones y (despus de inicializar c11 en 0) tres sumas. La cantidad total de multiplicaciones o sumas requeridas para calcular el producto de la matriz es 9 x 3 = 27. Si consideramos la operacin global de multiplicar sumar c + a x b como una operacin acumulativa, el producto de dos matrices n x n requiere n3 operaciones de multiplicar sumar.

17

Procesador para comunicacin de datos.


La tecnologa ha hecho posible la comunicacin de datos entre diferentes equipos y entre usuarios; esta Conectividad es la que permite el uso de bases de datos distribuidas, el intercambio electrnico de datos, la implantacin de DSS y DIS, las redes internacionales y tos sistemas de punto de venta, entre muchas otras aplicaciones, proporcionando un escenario de intercambio de informacin con posibilidades ilimitadas. Para soportar el proceso de comunicaciones existen diversos canales de comunicacin: Como tos cables, La fibra ptica, Las ondas de radio, Microondas, Satlite e infrarrojos; todos estos medios proporcionan comunicacin de datos a distancia. Los procesos de vector y de arquitectura paralela con frecuencia requieren acceso simultane a la memoria desde dos o ms fuentes, una lnea paralela de instruccin y un operador al mismo tiempo desde dos segmentos diferentes. De igual manera, una lnea aritmtica, por lo general, requiere que se introduzca dos o ms operandos en la lnea, al mismo tiempo. En lugar en la lnea, al, mismo tiempo. En lugar de usar dos canales de memoria para acceso simultneo, puede dividirse la memoria en varios mdulos conectados a canales de direcciones y de datos comunes. Un modulo de memoria es un arreglo de memoria junto con sus propios registros de datos y direcciones. La figura 9-13 muestra una unidad de memoria con cuatro mdulos. Cada arreglo de memoria tiene su propio registro de direccin de un canal de direcciones comn y los registros de datos comunican con un canal de datos bidireccional.

18

Arreglo DR AR de memoria

Pueden utilizarse

los dos bits menos significativos de la direccin para

diferenciar entre los cuatro mdulos. El sistema modular permite que un mdulo inicie un acceso a memoria mientras otros mdulos estn en proceso de leer o escribir una palabra y cada modulo puede cumplir una solicitud de memoria independiente del estado de los otros mdulos.

19

Conclusiones.
- Los dispositivos de entrada o salida conectados a la computadora tambin se llaman perifricos. - Los perifricos ms comunes estn los teclados, los monitores y las impresoras.

- La interface de entrada-salida proporciona un mtodo para transferir


informacin entre dispositivos de almacenamiento interno y de E/ S externas. - Los pulsos de reloj se aplican a todos los registros dentro de una unidad y todas las transferencias de datos entre registros internos ocurren en forma simultnea durante el transcurso de un pulso de reloj. -Quitar la CPU de la trayectoria y permitir que el dispositivo perifrico maneje en forma directa los canales de memoria mejorara la velocidad de transferencia de datos. - La transferencia de datos entre la CPU y un dispositivo de E/ S la inicia la CPU. - El IOP es similar a una CPU, excepto que est diseado para manejar los detalles del procesamiento de E/S.

20

Bibliografa.
Arquitectura de computadoras, Morris Mano, Prentis Hall Tercera edicin. Organizacin y arquitectura de computadores, William Stallings, Prentis Hall quinta edicin. http://hj-arqdcomp.blogspot.com/2009/05/57-organizacion-del-sistema.html http://hj-arqdcomp.blogspot.com/2009/05/58-procesador-para-comunicacionde.html http://www.monografias.com/Computacion/Hardware/index.shtml http://www.dc.uba.ar/people/materias/oc1/informacion/info_main.htm

21