Indicao de leitura Ler captulo 5 at o tem 5.18 do livro Sistemas Digitais - Tocci ( * ) ou o captulo 6 at o tem 6.

3 do livro Elementos de Eletrnica Digital - Idoeta . ( * ) de preferncia.

Circuitos Combinacionais

So aqueles, nos quais, o estado atual de suas sadas so definidos, exclusivamente, em funo de sua Tabela Combinacional e dos nveis lgicos atuais de suas entradas. Dessa forma, o estado anterior, o qual a sada se encontrava, no ter efeito algum sobre os valores atuais das sadas, uma vez que, os Circuitos Combinacionais no possuem Memria.

Circuito de controle dos motores de um elevador.

Circuitos Sequenciais

Devido presena da realimentao, nos Circuitos Sequenciais os valores atuais de suas sadas no s iro ser definidos em funo dos valores atuais de suas entradas, como, tambm, iro depender de seus prprios valores anteriores. Dessa forma, como o estado anterior da sada, tambm, influencia no seu estado atual, podemos dizer que os Circuitos Sequenciais possuem caractersticas de memria.

Circuito Combinacional

Realimentao

Comparao entre as operaes com e sem memria.

O Flip-Flop (FF) o elemento bsico que compe os Circuitos Sequenciais.

O Flip-Flop RS, tambm conhecido como Latch, o mais simples de todos.

A entrada S denominada SET,pois, quando acionada ( nvel lgico 1) leva a sada Q para o nvel 1. Em quanto que a entrada R chamada de RESET, pois, quando acionada leva a sada para o nvel 0.

Setando e Resetando o Latch ( flip-flop RS bsico )

1) Operao SET : Considerando Reset em 0 e a sada Q em zero, a aplicao de um pulso na entrada SET levar a sada Q para 1 e, assim, permanece, mesmo aps o desaparecimento do pulso. Da, o efeito de Memria.

2) Operao RESET : Considerando Set em 0 e a sada Q em 1, a aplicao de um pulso na entrada RESET levar a sada Q para 0 e, assim, permanece, mesmo aps o desaparecimento do pulso. Novamente, o efeito de Memria. 0

Smbolo SET Q

Exemplo de Forma de Onda

RESET

LATCH
Q

Dizemos que o Latch acima ativo em 1, uma vez que as sadas s so alterados quando as entradas transitam para este nvel. Para ser ativo em 0, devemos colocar inversores nas entradas. Neste caso, devemos representar o smbolo conforme abaixo.
SET

RESET

LATCH
Q

Aplicao prtica para o Latch : Retirar o bouncing de contatos eltricos No instante em que as chaves eltricas so acionadas e os seus contatos so fechados, ocorre uma breve oscilao mecnica entre eles at que os contatos estejam, efetivamente, fechados. Este fenmeno conhecido como bouncing e pode produzir erros de comunicao. Ex : botes do teclado do computador.

Soluo ( note que o C significa Clear que o mesmo que Reset )

Latch com portas NOR Note que o circuito similar ao com portas NAND, sendo que as sadas ficam invertidas. A tabela e o smbolo so iguais.

Note, ainda, que, como as entradas so ativas em nvel 1, no so colocados inversores nas entradas na representao simblica.

Aplicao do Latch SR

O foto-transistor do Alarme abaixo permanece saturado, em quanto estiver recebendo o feixe de luz. Com isto a entrada Se a sada Q permanecem em nvel 0. Caso o feixe de luz venha a ser interrompido, mesmo que momentaneamente, a sada Q ir para 1 e neste nvel permanece, mantendo o Alarme disparado.

Note que a chave SW1 Reseta o Alarme ou d um Clear.

FIGURA 5-27 latch D; (a) estrutura; (b) Tabela-verdade; (c) Smbolo lgico.

Latch tipo D

Armazena um bit e, em funo disto, utilizado como dispositivo de memria temporria em computadores. A entrada enable habilita o armazenamento do dado. a) Circuito b) Tabela c) Smbolo

FIGURA 5-28 Formas de onda parqa o exemplo 5-7 mostrando os dois modos de operao de um latch D transparente.

Formas de onda do Latch tipo D

Lista de Exerccios 1) Considerando Q inicialmente igual a 0, aplique as formas de onda x e y mostradas na figura abaixo nas entradas SET e RESET de um latch NAND, o qual ativo em 0, e construa as formas de onda das sadas Q e Q\.

2) Qual a vantagem que o latch construdo com porta NOR tem em relao ao com porta NAND ?

Lista de Exerccios 3) Aplique as 3 formas de onda anteriores no circuito abaixo e construa a forma de onda da sada Q, considerando esta sada, inicialmente, igual a zero.

4) Que modificaes devem ser feitas no projeto do Alarme (slide 13) para que possamos monitorar 3 foto-transistores distintos ? 5) Considere que a forma de onda y anterior foi invertida e injetada na entrada ENABLE de um Latch tipo D e que a forma de onda z foi injetada na entrada D deste Latch. Construa a forma de onda da sada Q.
166) Considere que um determinado ambiente possui duas entradas e que foram colocados feixes de luz incidindo em fototransistores em cada uma das entradas. Faa um projeto no qual sempre que uma pessoa entrar no ambiente, por qualquer uma das entradas, uma lampada se acender, automticamente.

Sinais de Clock em Sistemas Digitais Nos Sistemas Digitais, as operaes dos circuitos so controladas a partir de um onda quadrada conhecida como sinal de Clock. Pode ser estabelecido, por exemplo, que, enquanto o sinal de Clock estiver em 0, os circuitos permanecem inoperantes. E, quando o sinal de Clock for igual a 1, os circuitos estaro liberados para operar.

Com isto, os circuitos passam a atuar de forma sincronizada com o sinal de Clock e sua velocidade de operao, portanto, ser definida em funo da freqncia deste sinal.

O sinal de Clock um onda peridica constituda por um trem de pulsos ou de uma onda quadrada.
Nos Circuitos Digitais, as entradas que atuam de forma sincronizada com o sinal de Clock so chamadas de entradas sncronas.
Enquanto os Latches so disparados em funo do nvel dos sinais de suas entradas, no utilizando Clock, os Flip-flops so disparados em sincronismo com um sinal de Clock.

A entrada do Clock identificada por um tringulo .

A principal diferena de um Flip-flop para um Latch est no fato deste ltimo no receber sinal de Clock, sendo disparado, por nvel, conforme foi visto.

A principal limitao no uso do flip-flop RS, est no fato dele no operar com as duas entradas, simultaneamente, iguais a 1 .

Flip-flop JK Simples

Tabela de Estados

A principal diferena do Flip-flop JK Simples, em relao ao RS, est no fato dele trabalhar com as duas entradas iguais a 1. Neste caso, quando o Clock for para 1, a sada trocar de estado. Lgicamente, que, neste caso, se o Clock permanecer igual a 1 por muito tempo, a sada trocar de estado, outra vez, o que acarreter num erro.

Restrio no uso do Flip-flop JK Simples

Quando as entradas J e K so iguais a 1e o Clock est em nvel alto, a sada Q ser o inverso do seu estado anterior. Caso o Clock permanea neste estado por muito tempo, a sada se inverter de novo, voltando ao estado inicial, o que seria um erro. Ou seja, no Flip-flop JK Simples, o tempo de permanencia do Clock no nvel 1 crtico.
crtico

Devido esta restrio, qual poder levar a um valor incorreto para a sada, o Flip-flop JK Simples no utilizado nas aplicaes. De um modo geral, para que este tipo de problema no ocorra nos flip-flops, os circuitos so projetados de forma que a mudana de estado de suas sadas no ocorra enquanto o Clock for igual a 1 ou igual a 0; mas, apenas, durante as transies de subida ou de descida do sinal do Clock. Isto conheciodo como disparo por borda.

Flip-flop JK Mestre-Escravo, JK Master-Slave ou Flip-flop JK O Flip-flop JK Simples possui o incoveniente de alternar o valor da sada, enquanto o Clock estiver no nvel alto e J=K=1. Para evitar este problema, no JK Mestre-Escravo ou, simplesmente, flip-flop JK, a sada s muda de estado nos instantes em que ocorrerem as transies do Clock. S1 R1 Mestre Escravo Quando o Clock for igual a 1 , o Mestre estar liberado e o Escravo ficar travado. As sadas do Mestre, ento, sero definidas conforme a tabela abaixo. Quando o Clock for para 0, o Mestre ficar travado e o Escravo ser liberado para operar, transfe-rindo para as suas sadas, os mesmos valores recebidos do Mestre. Observe que a mudana no estado da sada, s ocorre neste instante. Ou seja, na transio de descida do Clock.

S2
R2

Mestre

Escravo

Descida do clock

Em Resumo : 1- O Latch disparado em funo do nvel dos sinais de suas entradas.

2- O Flip-flop JK disparado por borda do sinal de Clock. Ou seja, suas sadas s podero mudar de estado, em funo de suas entradas ( sncronas ), durante as transies ( de subida ou de descida) do sinal de clock.

Entradas Assincronas At agora s utilizamos as entradas sncronas dos Flip-flops; ou seja, aquelas entradas cujo efeito nas sadas s ocorre aps a devida transio do sinal do Clock. No entanto, na maioria das aplicaes e em momentos especficos, pode ser necessria a ativao imediata do nvel lgico da sada, independentemente do estado do sinal Clock. Tal ativao realizada por meio das Entradas Assncronas. Estas Entradas podem ser teis, por exemplo, se quisermos estabelecer os valores iniciais das sadas do Flip-flop, de forma que, toda vez que ligarmos o circuito, saberemos qual ser o estado de partida da sada Q. Exemplo : Latch SR com as entradas Assncronas PRESET ( PR ) e CLEAR ( CLR ).

Flip-flop JK com entradas assncronas

Mestre

Escravo

Observe que as entradas PR e CLR atuam diretamente nas sadas do Mestre e do Escravo independente do Clock.

Dessa forma, a qualquer instante e independente do sinal de Clock, estas entradas podero ser acionadas e levaro, imediatamente, a sada Q para o nvel 1 ou 0, dependendo de qual entrada foi ativada. Neste exemplo, PR e CLR so ativas com 0.

Durante a operao normal do circuito, as entradas PRESET e CLEAR devem permanecer iguais a 1. Caso seja necessrio, em um dado instante, que a sada Q v para 0, basta, momentaneamente, aplicar-se um 0 na entrada CLEAR que esta mudana, na saida, ocorrer de imediato. Em seguida, esta entrada dever voltar para 1, para que o circuito seja liberado para a sua operao normal. Observe que PRESET e CLEAR no podem ser, ao mesmo tempo, ativados com 0 .

Aplicaes das Entradas Assncronas Garantia de Estado Inicial - No Alarme anterior (slide 13) o estado inicial da sada era imprevisvel e, portanto, o Alarme poderia ser disparado, assim que o circuito fosse alimentado. No circuito abaixo, sempre que o circuito for alimentado, o capacitor inicia o seu processo de carga, mantendo a entrada Clear, inicialmente, igual a 0. Com isto, sempre que o circuito for alimentado, a sada (Q) estar igual a 0, impedindo o disparo do alarme, neste momento.

R CLR

Posteriormente, o capacitor ficar carregado, deixando a entrada Clear em nvel 1.

Aplicao 02 :

Transferncia de Dados

No circuito abaixo, os dados de sada do primeiro Flip-flop esto sendo transferidos para o segundo, atravs das entradas assncronas, to logo o sinal Transfer enable for para o nvel 1.

Para o circuito abaixo, construir a forma de onda da sada Q, considerando que o seu estado inicial 1.

Pela sua capacidade de armazenar o valor do bit de entrada, o Flip-flop tipo D pode ser empregada como clula de memria temporria.

Flip-flop tipo D, tambm, pode ser implementado sensvel subida do Clock.

Aplicaes para o Flip-flop tipo D

1) Transferncia paralela de Dados No circuito abaixo, os trs bits de sada do Circuito Combinacional sero transferidos para os Flip-flops tipo D; to logo, ocorra a descida do Clock. E l, permanecero, temporriamente, at que ocorra uma nova transferncia.

2) Sincronizao de Flip-flops No circuito abaixo, deseja-se que os pulsos de Clock sejam transferidos para a sada X, durante o intervalo de tempo em que a sada da chave A estiver no nvel 1. Como o acionamento de A assncrono (independe de Clock), podero ocorrer pulsos parciais indesejveis na sada X.

A insero do Flip-flop tipo D , acionado na descida do Clock, impede a ocorrncia de pulsos parciais.

Lista de Exerccios 1) Construa a forma de sada do flip-flop SR abaixo, considerando Q, inicialmente, igual a 0. S R ck 2) Construa a forma de sada do flip-flop JK abaixo, considerando Q, inicialmente, igual a 0.

3) Considere que a forma de onda S, da questo 1, foi aplicada na entrada D de um flip-flop tipo D; assim como, o sinal de Clock. Construa a forma da sada Q, considerando-a, inicialmente, igual a 0. 4) Qual a diferena entre um Latch D e um Flip-flop tipo D ? 5) Considere, inicialmente, Q=0, construa a forma de onda de sada do JK abaixo.

6) No circuito abaixo, A,B e C esto, inicialmente, em nvel 0. Supe-se que a sada Y vai para o nvel 1, apenas, quando A,B e C forem para 1 em uma determinada sequencia. a) Qual esta sequencia ? b) c) Qual a necessidade do pulso Start ? Modifique o circuito de forma a ser feito uso de flip-flops tipo D.

Registrador de Deslocamento ( Shift Register )

Vimos que o Flip-flop tipo D pode ser utilizado para armazenar, temporriamente, um bit de informao. Para o armazenamento, simultaneo, de vrios bits, utiliza-se o Registrador de Deslocamento que formado a partir do agrupamento de vrios Flip-flops do tipo D.

Observe que os Flip-flops recebem os pulsos de Clock,simultaneamente ( Operao Sncrona ). O termo Deslocamento deve-se ao fato de, no instante em que ocorrer a transio de descida do Clock, cada Flip-flop transfere o dado da sua entrada para a sua respectiva sada. Assim, medida em que os pulsos de Clock ocorrem, os bits de dados sero deslocados de um Flip-flop para o outro.

Aplicaes para o Registrador de Deslocamento 1) Painis de comunicao visual

Registradores com N flip-flops

medida em que ocorrem os pulsos de Clock, cada ponto (bit) armazenado nos flip-flops deslocado para o prximo provocando o efeito visual do deslocamento do texto; neste caso, da direita para a esquerda.

Aplicaes para o Registrador de Deslocamento 2) Conversor Srie-Paralelo

Aplicao prtica : a cabea de leitura de um CD-ROM ou de um HD(disco rgido) l bit-a-bit os dados armazenados; ou seja, a sua sada serial. Para que estes dados sejam entregues para processamento devem ser agrupados em pacotes de 1 ou mais bytes, num formato paralelo.

Aplicaes para o Registrador de Deslocamento ( continuao )

Aplicaes para o Registrador de Deslocamento 3) Carregamento Paralelo do Registrador ou Conversor Paralelo-Srie ( Tipo 1 )

Inicialmente, o sinal de Clock deve ser inibido. Em seguida, devemos zerar as sadas, fazendo clear igual a zero e, logo depois, retornar esta entrada para 1. Na sequencia, a entrada enable dever ir para 1 fazendo com que nas entradas preset tenhamos o complemento de ABCD. Com isto, as sadas dos Flip-flops estaro carregadas com o valor de ABCD. Em seguida, enable volta para 0, Com isto, o Registrador estar carregado. Se liberarmos o sinal de Clock, os dados ABCD sero transferidos, um por um, serialmente, atravs da sada Qo.

3) Carregamento Paralelo do Registrador ou Conversor Paralelo-Srie ( Tipo 2 )

O circuito anterior exige um Clear, antes que o carregamento paralelo seja realizado. Na configurao abaixo, este Clear no necessrio. Os dados so carregados, atravs das entradas assncronas, to logo ocorra o pulso de carregamento paralelo.
Entrada de Dados Paralelos A B C D

Entrada Serial

D CP

Q _ Q

D CP

Q _ Q

D CP

Q _ Q

D CP

Sada Serial
Q _ Q

Pulso para o carregamento paralelo

4) Registrador atuando como Divisor ou Multiplicador de bits

5) Transferencia paralela de Dados e armazenamento ( Memria )

Uma vez que o Registrador Y tenha recebido os dados, estes ficaro armazenados, at que um novo carregamento seja efetuado. O Registrador Y, neste caso, atua de forma semelhante s memrias dos computadores.

6) Transferncia Serial de Dados entre Registradores

Exerccio

Soluo

Soluo

Descritivo

Exerccio resolvido

Transmisso de Dados entre Registradores

Exerccios propostos

Circuito inicial da prxima Aula-Prtica

V8 5V +V S2 S1 R1 1k V6
CP1 Q1 CP2 Q2

ENA

R3 1k

V7 5V +V R2 U1 1k 74LS96
MR QA QB QC QD QE

DISP1 CLR V1 5V +V
MR

DISP2

4321

4321

TP1 KPD1 F
4321

S PE CP PstA PstB PstC PstD PstE

74LS96

QA QB QC QD QE

S PE CP PstA PstB PstC PstD PstE

U3

Aplicao :

Decodificador de Teclado

Teclado com 56 teclas

Sada serial (bit a bit) cdigo da tecla

Este circuito identifica qual tecla foi pressionada e envia o seu cdigo serialmente ao processador (CPU).
Descrio do funcionamento

Funcionamento do circuito A cada pulso do Clock , uma das sadas do Registrador-Gerador de Anel estar no nvel 1. Com isto, as linhas do Teclado estaro sendo alimentadas uma-a-uma e, sequencialmente, na frequencia do Clock. No incio, como nenhuma tecla foi pressionada, nenhuma das entradas do Decodificador recebe nvel lgico 1 e, portanto, a sua sada ser 000. Caso alguma tecla seja pressionado, e, evidentemente, considerando que o tempo de pressionamento muito maior que o perodo do Clock, apenas, a entrada do decodificador referente a esta tecla ir para o nvel 1. Neste instante, e, emquanto perdurar o atual ciclo de Clock, a sada do decodificador ir gerar o cdigo binrio desta entrada. Como, at ento, a sada do decodificador era 000, esta passar a ter, agora, pelo menos, um de seus bits igual a 1. Assim, a sada da porta NOR ir para 0, provocando o bloqueio imediato do Clock. Com isto, o Registrador-Gerador de Anel interrompe o deslocamento interno do bit 1 e ocorre a liberao imediata do carregamento paralelo do Registrador Transmissor, atravs da entrada habilita. O cdigo binrio na sada do decodificador e os 8 bits de sada do Gerador de Anel iro compor o cdigo nico e individual que identificar a tecla. Estes 11 bits mais os 4 bits de INCIO e os 4 bits de FIM iro compor o pacote a ser transmitido. Assim que a tecla for liberada, a sada do decodificador volta para 000 , o Clock volta a ser liberado e, consequentemente, a transmisso serial do pacote iniciada. medida em que os bits so enviados, o Registrador Transmissor preenchido com 0s atravs da entrada serial.