Pratica Ed

Eletrnica Digital Pratica
- ELETRNICA ANALGICA
- ELETRNICA DIGITAL
Prtica
1
A pos t il a s u j e it a a r ev i s o
Eletrnica Digital Prtica
ndice
ED 01: Mux / Demux ..................................................................................................... 5
Multiplex e Demultiplex ............................................................................................. 5
ED 02: Latch e Buffer.................................................................................................... 9
Memria LATCH ..................................................................................................... 9
Buffer ...................................................................................................................... 13
ED 04: Portas Lgicas ................................................................................................ 17
Portas Lgicas bsicas ........................................................................................... 17
Porta Lgica OR Exclusiva ...................................................................................... 21
Meio somador com portas lgicas ........................................................................... 25
Biestveis lgicos .................................................................................................... 29
Somador completo com portas lgicas .................................................................... 33
Portas Lgicas Derivadas........................................................................................ 37
ED 06: Flip-Flop .......................................................................................................... 41
Biestvel tipo D com flip-flop JK .............................................................................. 41
Biestvel tipo T com flip-flop JK............................................................................... 45
ED 07: Shift Register .................................................................................................. 49
Registradores de Deslocamento Sada Paralela ..................................................... 49
ED 08: Conversor D/A ................................................................................................ 53
Conversor Digital em Analgica R2R de 8 bits ...................................................... 53
ED 09: Contador Sncrono Cdigo Gray .................................................................. 57
Contador Sncrono .................................................................................................. 57
Conversor BCD em cdigo GRAY ........................................................................... 61
ED 10: Conversor BCD Decimal ............................................................................ 65
Decodificador BCD em Decimal .............................................................................. 65
Codificador Decimal em BCD .................................................................................. 69
ED 11: Codificador de 7 segmentos............................................................................ 73
Decodificador de display de 7 segmentos ............................................................... 73
ED 12: ULA................................................................................................................. 77
Unidade Lgica e Aritmtica de 4 bits ..................................................................... 77
ED 13: Contador Assncrono ...................................................................................... 85
Contador assncrono de 4 bits configurvel utilizando flip-flop JK ........................... 85
ED 14: Conversor A/D ................................................................................................ 95
Conversor Analgico / Digital .................................................................................. 95
ED 01: Mux / Demux

Multiplex e Demultiplex
Objetivos:
1 Observar o funcionamento de um circuito multiplex e demultiplex.
Material utilizado:
- Bastidor de Sistema de Treinamento em Eletrnica Digital (DeLorenzo);
- Mdulo 01: MUX / DEMUX;
- Osciloscpio de duplo trao;
- Multmetro digital;
- Cabinhos de conexo.
Introduo terica
Um multiplex um circuito lgico capaz de selecionar uma nica entrada de um grupo
de entradas e encaminha-la como nica sada.
A entrada selecionada determinada por uma linha de endereamento de entrada.
Na figura a seguir est mostrado um circuito multiplex e demultiplex.
Demultiplex um circuito lgico que faz o inverso da multiplexao, ou seja converter

uma informao serial em vrios canais especficos.
Parte experimental
1 Conecte a placa; MUX / DEMUX no bastidor eletrnico digital.
2 Conecte a alimentao da tenso positiva de +5V no borne indicado por +5V e a

tenso negativa ao borne indicado por GND (terra).
3 Faa a ligao do circuito MUX E DEMUX como auxlio de cabinhos de conexo

conforme o diagrama a seguir.
4 Conecte entrada E1 um sinal digital de 100Hz (gerador do bastidor) e a entrada

E2 um sinal digital de 1KHz.
5 Faa a ligao do endereamento do MUX e DEMUX (CBA) s chaves localizadas

na parte inferior do bastidor eletrnico digital.
Nvel lgico 1 = + 5V e Nvel lgico 0 = GND
6 Conecte o canal 1 do osciloscpio na sada MPX ao borne indicado por S. Ajuste

o modo de entrada vertical para medir tenso DC.
7 Configure o endereo para E1 (A = 0, B = 0, C = 0). Anote as formas de ondas

observadas a seguir.
8 Mea a freqncia do sinal digital e confira com a freqncia do sinal aplicado

entrada do MUX.
Freqncia do sinal aplicado entrada E1 = _______________ Hz.
Freqncia medida na sada MPX para o endereo 000 = _____________ Hz.
9 Aplique a combinao lgica correspondente ao nmero 1 por meio da chave de

endereamento.
10 Observe a forma de onda na sada no ponto MPX e mea a freqncia do sinal

digital com auxlio de osciloscpio e certifique se corresponde ao sinal aplicado na
entrada E1 do MUX. Desenhe a forma de onda observada.
11 Aplique um nvel lgico alto (+5V) em alguns dos bornes de entrada E do MUX
de acordo com a tabela 1 a seguir.
12 Os dados digitais colocados na entrada do MUX foram coerente com o

enunciado?
...........................................................................................................................................
...........................................................................................................................................
13 Aplique uma combinao numrica equivalente ao decimal 5 (Cinco) na entrada

do MULTIPLEX. Com auxlio de multmetro mea as sadas e confira a
combinao lgica de sada com a aplicada na entrada.
14 Cite uma das aplicaes do circuito multiplexador.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
15 Por que se utiliza a comunicao serial para transmisso de dados em longa

distncia?
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
16 Faa a concluso da experimentao descrevendo as caractersticas do circuito

multiplex e demultiplex.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
ED 02: Latch e Buffer

Memria LATCH
Objetivos;
1 Observar o comportamento de uma memria (LATCH).
Material utilizado;
- Mdulo 02: LATCH E BUFFER;
Introduo terica
Latch (trinco, em ingls) um circuito de memria utilizado para armazenar um cdigo
digital por meio de um sinal habilitador.
Aps terem sido habilitadas, as sadas QA, QB, QC, QD tero os mesmos nveis
lgico das entradas A, B, C e D.
Mesmo que as entradas sejam desabilitadas, os nveis sero mantidos na sada.
As memrias Latch so largamente utilizadas para comunicaes assncronas para
transmisso de dados direcional ou bidirecional.
Parte experimental
1 Coloque a placa; LATCH E BUFFER no bastidor eletrnico digital.

3 Conecte o circuito conforme o diagrama a seguir. Faa as ligaes utilizando

cabinhos curtos.
4 Utilize cabinhos para simular a chave S5 para habilitar a Memria.
5 Faa as ligaes das entradas e sadas cuidadosamente.
10
Observe as entradas e sadas do componente, elas esto identificadas pelas

cores do bornes. Entradas e sadas esto colocadas de forma seqencial.
Quando o nvel lgico LE estiver em alto (+5V), os dados das entradas D seguem
para a sada Q.
Quando acionar a chave S5 para o nvel baixo (GND), os dados das entradas D
sero retidos memorizados nas sadas Q.
6 Aplique os nveis lgicos sugeridos na tabela 1. Mea as tenses de sadas e

complete a tabela 1.
7 Observe na tabela 1 as caractersticas dos nveis lgicos aplicados na entrada e

obtidos na sada em funo do nveis de controle aplicados LE (LATCH ENABLE)
e OC (OUTPUT CONTROL).
8 Escreva as caractersticas de entrada e sada com LE = 1, LE = 0 e OC = 0

e OC = 1.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
9 Faa a concluso da experimentao descrevendo exemplos de aplicao da

memria LATCH.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
11
12
ED 02: Latch e Buffer

Buffer
Objetivos:
1 Observar o comportamento de um circuito lgico Buffer.
Material utilizado:
- Mdulo 02: LATCH E BUFFER;
Introduo terica
Basicamente, buffer um circuito lgico desenvolvido para ter uma corrente ou valor
de tenso na sada maior do que um circuito lgico comum.
Buffer um circuito lgico construdo especialmente para aumentar fan-out, ou seja,
aumentar a possibilidade de conexo de mais circuitos lgicos nas sadas.
O Buffer pode ser do tipo no inversor, inversor e tri-state. Estes circuitos podem ser
utilizados para alterar o delay de estados lgicos.
13
Parte experimental
1 Coloque a placa; LATCH E BUFFER no bastidor eletrnico digital.

3 Conecte o circuito conforme o diagrama a seguir. Faa as ligaes utilizando

cabinhos curtos.
4 Utilize cabinhos para simular a chave S5 para habilitar o sentido da transferncia

de dados da entrada e sada.
A direo do fluxo de dados depende do nvel lgico aplicado no pino DIR.

conectado ao nvel baixo (GND) habilita o Buffer e com um nvel
O pino
lgico alto (+5V) as sadas se apresentam alta impedncia (tri-state).
14
Quando acionar a chave S5 para o nvel baixo (GND), os dados das entradas B
so transferidos para as sadas A e S5 para o nvel alto (+5V) os dados so
transferidos de A para B.
5 Aplique os nveis pedidos na tabela 1. Mea as tenses de sadas e complete a

tabela 1.
6 Observe na tabela 1 as caractersticas dos nveis lgicos aplicados nas entradas e

obtidos na sada em funo do nveis de controle aplicados
(ENABLE)
e DIR (DIRECTION).
= 1,
= 0 e DIR = 0
7 Escreva as caractersticas de entrada e sada com
e DIR = 1.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
8 Monte o circuito do Buffer. Conecte as chaves lgicas nas entradas A.
15
9 Aplique os nveis pedidos na tabela 2. Mea as tenses de sadas e complete a

tabela 1.
10 O que significa Buffer bidirecional.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
11 Qual a funo primordial de um Buffer.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
12 O que um Buffer Tri-state?

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
13 Faa a concluso da experimentao citando alguns exemplos de aplicao do

Buffer e Tri-state.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
16
ED 04: Portas Lgicas

Portas Lgicas bsicas
Objetivos:
1 Verificar o funcionamento de portas lgicas bsicas.
Material utilizado;
- Mdulo 04: PORTAS LGICAS;
Introduo terica
Portas lgicas bsicas
Porta lgica qualquer arranjo fsico capaz de efetuar uma operao lgica.
As portas lgicas operam com nmeros binrios, ou seja, com os dois estados lgicos
1 e 0.
Os sistemas digitais, mesmo os mais complexos como os computadores so
constitudos a partir de portas lgicas bsicas.
As portas lgicas bsicas so trs:
-
Porta E (AND), que realiza a operao produto ou multiplicao lgica:

Porta Ou (OR), que realiza a operao de soma lgica.
Porta NO (NOT) ou inversora, que realiza a operao inverso, ou negao,
ou complementao.
17
Parte experimental
1 Coloque a placa; PORTAS LGICAS no bastidor eletrnico digital.
2 Alimente o circuito com o plo positivo +5V e o plo negativo ao GND da placa.
3 Localize as portas lgicas na placa experimental e monte o circuito a seguir.
4 Conecte um voltmetro na sada do circuito a fim de permitir a verificao do

estado lgico de sada da porta AND.
5 Aplique os nveis lgicos nas entradas (+5V = nvel lgico 1 e 0V = nvel lgico 0)
e construa a tabela verdade.
6 Monte o circuito a seguir. Aplique um sinal lgico nas entradas. Aplique os nveis
lgicos nas entradas (+5V = nvel lgico 1 e 0V = nvel lgico 0).
18
7 Mea a tenso de sada e anote os dados da tabela verdade.
8 Monte o circuito a seguir utilizando porta lgica OR. Aplique os nveis lgicos nas
entradas (+5V = nvel lgico 1 e 0V = nvel lgico 0).
10 Monte o circuito a seguir. Aplique um sinal lgico nas entradas. Aplique os nveis
lgicos nas entradas (+5V = nvel lgico 1 e 0V = nvel lgico 0).
12 Monte o circuito de a figura a seguir com uma porta lgica NOT e construa a
tabela verdade. Mea a tenso de sada e anote os dados da tabela verdade
19
13 Implemente a porta lgica NOT de forma que possa funcionar como BUFFER.
14 Implemente uma porta lgica AND derivada de 4 entradas e uma sada

empregando portas lgicas simples.
15 Faa um comentrio sobre as portas lgicas bsicas e conclua a experimentao.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
20

Porta Lgica OR Exclusiva
Objetivos:
1 Familiarizar com portas lgicas.
2 Implementar uma porta lgica OR Exclusiva.
Material utilizado;
- Mdulo 04: PORTAS LGICAS.
Introduo terica
OR EXCLUSIVA
Uma porta lgica OR Exclusiva, a sada assume o estado 1 (um), se em apenas uma
das entradas assume o estado 1 (um).
Denomina-se A uma das entradas e B a outra, sendo Y a sada.
A definio dada equivalente a seguinte:
Se A =1 e B = 1, mas no simultaneamente, ento Y = 1
21
Parte experimental
1 Conecte a placa; PORTAS LGICAS no bastidor Eletrnico Digital.
3 Com auxlio de portas lgicas simples e compostas, monte o circuito OR

EXCLUSIVO conforme est ilustrado na figura a seguir.
4 Conecte um voltmetro na sada Y do circuito lgico.
5 Aplique um sinal lgico 0 (zero) em ambas as entradas A e B.
6 Mea o nvel de sada e anote na tabela a seguir.
22
7 Aplique os nveis lgicos possveis e complete a tabela 1.
8 Implemente porta lgica; OR EXCLUSIVO composto empregando portas lgicas

OR, NAND e AND.
9 Repita o item 7 empregando portas lgicas; NOT, AND e OR.
10 Faa a concluso da experimentao descrevendo as caractersticas de uma

porta lgica OR EXCLUSIVA.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
23
24

Meio somador com portas lgicas
Objetivos:
1 Implementar um circuito meio somador com portas lgicas.
Material utilizado;
Introduo terica
Meio somador
A necessidade de implementar circuitos que realizassem operaes aritmticas entre
nmeros binrios levou a desenvolvimento do circuito meio somador.
O bloco meio somador mais simples que realiza a adio de dois dgitos binrios.
Na figura est ilustrado um circuito meio somador em bloco.
Entradas: Ai e Bi, bits a serem somados.

Sadas: Si, resultado da soma de Ai e Bi.
C i +1 corresponde ao vai um (carry out) resultante da soma Ai e Bi.
O bloco meio somador um circuito combinacional que apresenta a seguinte estrutura
geral.
25
Parte experimental
3 Monte o circuito meio somador de acordo com o diagrama a seguir.

Utilize as portas lgicas da placa experimental.
4 Aplique um sinal lgico nas entradas de acordo com os indicados na tabela1.
5 Mea as tenses de sada e complete a tabela verdade registrando-o na tabela 1.
6 Escreva a expresso Booleanas a partir dos dados da tabela 1.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
26
Nota: A aplicao do bloco meio somador isoladamente fica restrita, uma vez
que ele no possui entrada para vai um (carry in) de outro estgio.
7 Qual a funo de um bloco meio somador?

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
8 Tomando-se por base a estrutura do bloco meio somador,
9 Preencha a tabela proposta.
10 Conclua a experimentao explicando as caractersticas do meio somador.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
27
28

Biestveis lgicos
Objetivos:
1 Familiarizar com circuito biestvel lgico.
2 Analisar o comportamento do biestvel lgico.
Material utilizado;
Introduo terica
Biestvel lgico
Um biestvel lgico um dispositivo capaz de armazenar um bit de informao
binria, sendo construdo pela associao de portas lgicas, tais como INVERSOR,
NAND, NOR, etc.
Na figura est mostrado um biestvel na sua verso mais simples.

Diz-se que o flip-flop est no estado lgico 1 quando
29
Parte experimental
1 Conecte a placa; PORTAS LGICAS no bastidor eletrnico digital.
3 Localize as portas lgicas na placa experimental e implemente o circuito biestvel

conforme a ilustrao a seguir.
4 Conecte um voltmetro na sada do circuito a fim de permitir a certificao do

estado lgico do biestvel.
5 Aplique momentaneamente um nvel lgico 1 (+5V) na entrada S do biestvel.
6 Mantenha o estado lgico obtido no item 4. Com auxlio de um voltmetro mea as

tenses nas sadas do biestvel e aplique os nveis lgicos ilustrados na tabela 1
e registre os valores pedidos.
30
7 Repita novamente a operao do item 5 e confira com os dados anotados na

tabela 1.
8 Faa a concluso da experincia com as caractersticas observadas.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
31
32

Somador completo com portas lgicas
Objetivos:
1 Implementar um circuito somador completo com portas lgicas.
Material utilizado:
- Mdulo 04: PORTAS LGICAS;
Introduo terica
Somador completo
O bloco somador completo permite a implementao de circuitos que realizam soma
de palavras binrias.
O bloco somador completo um circuito que soma dois dgitos binrios considerando
o vai um vindo de outra adio.
Na figura est ilustrado um circuito de um bloco somador completo.
Entradas: Ai e Bi, bits a serem somados.

Ci, vem um (carry in) de outra adio.
Sadas: Si, resultado da soma de Ai e Bi. C i +1 corresponde ao vai um (carry out)
resultante da soma Ai e Bi. O bloco somador completo um circuito combinacional
que apresenta a seguinte caracterstica.
33
Parte experimental
1 Coloque a placa; PORTAS LGICAS no bastidor.de eletrnica digital.
3 Monte o circuito somador completo conforme o diagrama a seguir com as portas

lgicas disponveis na placa experimental.
4 Aplique um sinal lgico nas entradas de acordo com os indicados na tabela1.
5 Mea as tenses de sada e complete a tabela verdade registrando-o na tabela 1.
34
6 Escreva a expresso Booleana simplificada a partir dos dados da tabela 1.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
7 Descreva a diferena entre o somador completo e o meio somador

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
8 Tomando-se por base a estrutura do bloco somador completo,
9 Preencha a tabela proposta.
10 Conclua a experimentao explicando as caractersticas do meio somador.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
35
36

Portas Lgicas Derivadas
Objetivos:
1 Verificar o funcionamento de portas lgicas derivadas.
Material utilizado:
- Multmetro digital.
Introduo terica
Portas lgicas derivadas
D se o nome de porta derivada combinao de portas lgicas bsicas que
associadas resultam em uma funo lgica, funo esta que formada por vrias portas
considerada apenas como uma porta lgica.
As portas lgicas derivadas so;
Porta NO E, NE (NAND).
Porta NO OU ou NOR.
Porta OU EXCLUSIVO;
Porta CONINCIDNCIA ou NO OU EXCLUSIVO.
37
Parte experimental
3 Localize as portas lgicas na placa experimental e monte o circuito a seguir.
4 Conecte os LEDs na sada do circuito a fim de permitir a visualizao do estado

lgico da porta derivada.
5 Aplique os nveis lgicos nas entradas (+5V = nvel lgico 1 e 0V = nvel lgico 0)
e construa a tabela verdade.
6 De acordo com a tabela verdade obtida no item 4 desenhe no espao a seguir o

smbolo da porta lgica equivalente:
38
7 Monte o circuito a seguir. Aplique um sinal lgico nas entradas.
8 Construa a tabela verdade.

10 Monte o circuito a seguir e construa a tabela verdade.

Aplique as combinaes possveis nas entradas e mea o nvel lgico na sada e
anote-o na tabela a seguir.
39

12 Escreva a expresso Booleana do circuito montado no item 9.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
13 Faa um comentrio sobre as portas lgicas derivadas e conclua a

experimentao.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
40
ED 06: Flip-Flop
Biestvel tipo D com flip-flop JK
Objetivos:
1 Familiarizar com flip-flop com circuitos integrados.
2 Observar o funcionamento de um flip-flop tipo D com flip-flop JK.
Material utilizado:
- Mdulo 06: FLIP FLOPS;
Introduo terica
O biestvel tipo D pode ser obtido por meio de uma pequena modificao realizada
num flip-flop JK, ou mesmo JK. Basta introduzir um inversor interligando as entradas
JK.
Essa a forma de eliminar a condio de ambigidade, pois jamais ocorrer S = R ou

J = K. Como se pode observado na tabela, na sada Q de um biestvel tipo D, tem-se
aps o pulso de relgio (clock), o mesmo dado da entrada D.
Um arranjo de biestvel tipo D pode funcionar como um trinco que traduz a idia de
uma pequena memria capaz de armazenar temporariamente uma informao digital.
Este tipo de flip-flop muda de estado a cada pulso de relgio, desde que a entrada T
seja mantida no nvel 1.
41
Parte experimental
1 Coloque a placa; FLIP FLOP no bastidor eletrnico digital.
3 Faa a ligao do circuito conforme segue o diagrama esquemtico.
4 Utilize as chaves A, B... do bastidor eletrnico digital para simular as chaves S1 e

S2.
5 Utilize a porta lgica S, CLOCK e sada B13 (FLIP-FLOP RS BSICO) de modo a

funcionar como uma porta inversora.
6 Conecte a porta inversora entre os bornes indicados por J e K do flip-flop.
7 Conecte os bornes indicados CLR e ligue um fio simulando a chave S2 conforme

ilustra a figura mostrada no item 2.
8 Conecte o PR ao nvel 1 (+5V).

42
9 Aplique um nvel lgico 0 (zero) entrada D.

10 Pressione a chave S1 (clock) momentaneamente, com a chave S2 (CLR) aberta.
Mea o nvel lgico na sada Q e anote no espao indicado Q Atual.
11 Com auxlio de um voltmetro mea o nvel lgico de sada de Q. Registre-o na

tabela 1.
12 Aplique um nvel lgico 1 (um) na entrada T e repita o item 8 e 9.

Complete a tabela1.
13 Desfaa as conexes das entradas J e K e conecte a um nvel lgico 1 (+5V) de

modo a funcionar como flip-flop tipo T, conforme ilustra a figura a seguir.
14 Conecte o gerador de sinais lgicos na freqncia de 1kHz entrada de clock

indicado pelo borne CK .
15 Conecte a ponta de prova do canal 1 do osciloscpio na entrada ao borne

indicado por CK e a ponta de prova do canal 2 sada Q.
16 Desenhe a seguir na tabela 2, as formas de ondas obtidas, respeitando as

relaes de fases ou perodo de tempo.
17 Mea a freqncia do sinal de sada com auxlio de um osciloscpio.

Compare com a freqncia aplicada a sua entrada e anote na tabela 2.
43
18 Conclua a experimentao descrevendo a caracterstica do flip-flop tipo T.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
44
ED 06: Flip-Flop
Biestvel tipo T com flip-flop JK
Objetivos:
1 Familiarizar com flip-flop com circuitos integrados.
2 Observar o funcionamento de um flip-flop tipo T com flip-flop JK.
Material utilizado:
- Mdulo 06: FLIP FLOP;
Introduo terica
O Flip-flop tipo T muda de estado a cada pulso de relgio, desde que a entrada T
seja mantida no nvel 1.
Caso a entrada de comando T seja levada ao nvel 0, a sada permanecer insensvel
ao pulso de clock (relgio), mantendo estvel.
Para obter um flip-flop tipo T, o mais usual unir as entradas J e K de um biestvel
JK.
O terminal resultante dessa unio passa a ser denominar terminal T e os pulsos de
relgio continua a ser aplicados entrada CK.
Na figura a seguir est ilustrada a tabela verdade do flip-flop.
Biestvel tipo T apresenta na sua sada, pulsos com a metade da freqncia dos
pulsos de relgio, atuando como um divisor por dois.
45
Parte experimental
1 Coloque a placa; FLIP FLOPS no bastidor eletrnico digital e localize o circuito

flip-flop JK na placa experimental.
3 Conecte o circuito de acordo com a ilustrao a seguir.
4 Utilize cabinhos de conexo para simular as chaves S1 e S2.
5 Conecte os bornes indicados por J e K do flip-flop conforme ilustra a figura

mostrada no item 3.
6 Conecte os bornes indicados CLR e ligue um fio simulando a chave S2 conforme

ilustra a figura mostrada no item 3.
7 Aplique um nvel lgico 0 (zero) entrada T.
8 Com auxlio de um voltmetro mea o nvel lgico de sada de Q. Registre-o na

tabela 1 no espao indicado Q anterior.
46
9 Pressione a chave S1 (clock) momentaneamente, com a chave S2 (CLR) aberta.

Mea o nvel lgico na sada Q e anote no espao indicado Q Atual.
10 Aplique um nvel lgico 1 na entrada T e repita o item 6 e 7. Complete a tabela1.
11 Conecte as entradas J e K um nvel lgico 1 (+5V) de modo a funcionar como

flip-flop tipo T, conforme ilustra a figura a seguir.
12 Conecte o gerador de sinais lgicos entrada de clock ao borne indicado por CK.
Selecione a freqncia para 1000Hz.
13 Conecte a ponta de prova do canal 1 do osciloscpio entrada ao borne indicado

por CK e o canal e a ponta de prova do canal 2 sada Q.
14 Desenhe a seguir na tabela 2, as formas de ondas obtidas, respeitando as

relaes de fases ou perodo de tempo.
15 Para visualizar o sinal em Q2 do segundo flip-flop, mantenha o canal 1 em A e

mude o canal 2 para a sada Q2 (Q).
16 Mea a freqncia com auxlio de um osciloscpio e registre-o na tabela 2.
47
17 Descreva no que diferencia um flip-flop tipo T e tipo D.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
18 Conclua a experimentao descrevendo a caracterstica do flip-flop tipo T.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
48
ED 07: Shift Register

Registradores de Deslocamento Sada Paralela
Objetivos:
1 Observar o comportamento de um registrador de deslocamento
Material utilizado:
- Mdulo 07: Shift Register;
Introduo terica
Registradores ou memria de deslocamento so circuitos constitudos por arranjos de
bi-estveis, conectados de forma tal que o dado acumulado num bi-estvel
transferido para o bi-estvel adjacente ( esquerda ou direita), mediante a aplicao
de um pulso de relgio.
O registrador de deslocamento possui ainda entradas em paralelo que permitem o
acesso direto a todo o bi-estveis simultaneamente.
Os registradores de deslocamento encontram suas maiores aplicaes na

transformao srie/paralela e paralela/srie, de informaes digitais.
49
Parte experimental
1 Coloque a placa; REGISTRADORES DE DESLOCAMENTO no bastidor eletrnico

digital.

3 Faa as ligaes do circuito conforme o diagrama a seguir.
4 Desligue a conexo do pino SHIFT LOAD do +5V e aterre ao GND de forma que
os sinais de entrada seja carregada para a sada Q.
5 Reconecte novamente o pino SHIFT LOAD ao +5V.

Conecte um voltmetro na escala adequada na sada Q do circuito.
50
6 Aplique a combinao correspondente a tabela 1.
7 D um pulso de clock e mea a tenso na sada Q e registre o nvel lgico na

tabela 1.
8 D um segundo clock e mea a tenso na sada Q e registre o nvel lgico na

tabela 1. Repita a operao completando a tabela 1.
9 Compare os dados da tabela 1, os nveis lgicos aplicados nas entradas E1, E2,
E3 e E4 com as obtidas na sada serial Q.
Os circuitos integrados da serie HC so bastante sensveis a rudos.

As conexes feitas com cabinhos longos e entrelaadas podem influir nos
resultados desta experimentao.
10 Desconecte a chave do clock e aplique um sinal lgico de um gerador na

freqncia de 10 Hz.
11 Posicione as chaves das combinaes lgicas de entradas para o nvel zero.
12 - Desligue a conexo do pino SHIFT LOAD do +5V e aterre ao GND de forma que
os sinais de entrada das chaves seja carregada para a sada Q, ou seja, a sada
Q para um nvel baixo.
13 Posicione as chaves da combinao lgica das entradas de forma a obter o

nmero 5 (cinco) nas suas entradas.
14 Conecte a ponta de prova do osciloscpio na sada Q.

51
15 Observe a forma de onda e anote a seguir.
16 Faa breve comentrio citando uma das aplicaes do registrador de

deslocamento (Shift-register).
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
52
ED 08: Conversor D/A

Conversor Digital em Analgica R2R de 8 bits
Objetivos:
1 Familiarizar com circuito conversor digital para analgico com arranjo R 2R.
Material utilizado:
- Mdulo 08: CONVERSOR DIGITAL/ANALGICO;
- Multmetro;
Introduo terica
Para obter um sinal digital equivalente a uma medida realizada de forma analgica,
necessrio gerar um trem de pulsos proporcional a amplitude dessa grandeza.
Existem muitas formas de se realizar essa converso, pode-se citar algumas;
- Integrao utilizando rampa baseada em integrador.
- Aproximao sucessiva com base em uma combinao de resistores de valores
proporcionais.
Os conversores que usam resistores de valores proporcionais so muito complicados.
Para obter uma forma mais simples de converso de sinais digitais para analgica
usa-se um conversor de rede chamado R 2R.
A figura a seguir mostra um exemplo de conversor R 2R.
Vo =
No _ Binrio
.E ref
2n
53
Parte experimental
1 Coloque a placa; CONVERSOR DIGITAL/ANALGICO no bastidor eletrnico

digital (DeLorenzo).
3 Aplique uma tenso de +5V nas chaves A, B, C, D do bastidor para obter as

combinaes lgicas digitais.
4 Conecte um voltmetro na sada analgica ao borne indicado por SADA

ANALGICA.
5 Por intermdio das chaves X,Y,Z aplique os nveis lgicos de combinaes

possveis nas entradas e anote os valores das tenses de sada e complete a
tabela 1.
54
6 Pode-se afirmar que este tipo de conversor digital analgico, o degrau de

converso impreciso? Faa o seu comentrio justificando a causa.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
7 Conecte a ponta de prova do voltmetro na sada REDE R 2R e repita a

operao aplicando as combinaes lgicas possveis nas entradas.
8 Registre os valores das tenses obtidas na sada do conversor na tabela a seguir.
55
9 Escreva qual a funo de um BUFFER no circuito deste tipo de conversor D/A.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
10 Registre os valores das tenses obtidas na sada R 2R.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
11 Escreva uma aplicao de um conversor digital para sinal analgico.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
12 Faa a concluso com base nas caractersticas de converso digital analgica

observada nesta experimentao.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
56
ED 09: Contador Sncrono Cdigo Gray

Contador Sncrono
Objetivos:
1 Familiarizar com circuito contador sncrono.
2 Observar o funcionamento do contador sncrono.
Material utilizado:
- Mdulo 09: CONTADOR SNCRONO CDIGO GRAY;
Introduo terica
Contador sncrono, todos os biestveis recebem os pulsos de clock em paralelo. Isto
representa uma grande vantagem sobre os contadores assncronos, cuja resposta de
freqncia bastante limitada.
Um contador sncrono pode responder a freqncias mais elevadas.
Outra vantagem apresentada pelo contador sncrono a ausncia dos rudos de
transio que so tpicos do contador assncrono.
Os contadores possuem diversas aplicaes tais como; medio de tempo, medio

de freqncia, diviso de freqncia, converso analgica em digital, programadores
seqenciais, automao etc.
57
Parte experimental
1 Coloque a placa; Conversores bastidor Eletrnico Digital (DeLorenzo).
2 Conecte a alimentao com o plo positivo de +5V indicado pelo borne +5V e o
plo negativo ao borne indicado por GND (terra).
3 Faa as conexes das combinaes lgicas de entradas utilizando as chaves do

bastidor.
4 Utilize cabinhos para simular a chave S5 do borne LOAD.
A chave S5 (LOAD) em nvel lgico baixo (zero) carrega os dados de A para Q.

58
5 Aplique um nvel lgico nas entradas e mea a tenso de nvel lgico na sada e
anote na tabela 1.
Caso necessite resetar o contador para reiniciar, coloque as entradas em nvel
lgico em zero e d um clock com o LOAD em nivel zero.
Colocando o LOAD em nivel baixo os dados de A ser carredos na sada Q.
6 Descreva uma das aplicaes do contador sncrono de entrada e sada paralela.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
7 Faa a concluso da experimentao de acordo com as caractersticas

observadas.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
59
60
ED 09: Contador Sncrono Cdigo Gray

Conversor BCD em cdigo GRAY
Objetivos:
1 Observar o funcionamento de um conversor BCD em cdigo GRAY.
Material utilizado:
- Mdulo 09: CONTADOR SNCRONO CDIGO GRAY;
Introduo terica
Gerador de cdigo Gray.
O cdigo Gray utilizado unidades de sistema de controle de mquinas ou
equipamentos que necessitam de otimizao do desempenho e preciso.
O cdigo Gray uma instruo com nmero varivel de cyclo onde os cdigos mudam
apenas um bit por vez, tendo sempre um antecessor e sucessor um nvel lgico um.
Esta seqncia lgica permite que a codificao perigosa seja eliminada durante
passagem de um cdigo ao outro. Na figura a seguir est mostrada a tabela do Cdigo
Gray.
61
Parte experimental
1 Coloque a placa; Conversores no bastidor Eletrnico Digital (DeLorenzo).

bastidor conforme ilustra a figura a seguir.
4 Conecte os bornes de sadas do contador Q0, Q1, Q2, Q3 aos bornes de entradas
D0, D1, D2, D3 do circuito BCD8421 CODIGO GRAY.
5 Aplique as combinaes lgicas por meio das chaves s entradas A, B, C, D e
mea as tenses de sadas nos bornes S0, S1, S2, S3.
62
6 Que caracterstica o cdigo GRAY se difere do cdigo BCD?

Descreva.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
7 Faa a concluso da experimentao citando uma aplicao pratica do cdigo

GRAY.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
63
64
ED 10: Conversor BCD Decimal

Decodificador BCD em Decimal
Objetivos:
1 Observar o funcionamento de um conversor BCD em cdigo Decimal.
Material utilizado:
- Mdulo 10: BCD DECIMAL;
Introduo terica
Decodificadores um circuito constitudo por uma associao de portas lgicas.
Os decodificadores que ativam combinao na sada so utilizados no acionamento de
indicadores visuais (displays) de sete segmentos.
Os decodificadores possuem outras aplicaes no campo da eletrnica, podem ser
utilizadas em converso de cdigos, decodificaes de endereamento etc.
Na figura a seguir est mostrado uma estrutura de um decodificador de 4 entradas e
10 sadas com buffer.
65
Parte experimental
1 Coloque a placa; BCD DECIMAL no bastidor Eletrnico Digital (DeLorenzo).

bastidor conforme ilustra a figura a seguir.
4 Posicione as chaves das combinaes lgicas A, B, C, D em nvel zero.
5 Mea as sadas do decodificador BCD para Decimal de modo a certificar o estado

lgico de sada.
Entrada 0 = Sada = ______
66
6 Posicione as chaves de forma a obter as combinaes lgicas na tabela 1.

Mea as tenses de sada de modo a identificar os nveis lgicos e registre-o na
tabela.
7 Observando os nveis lgicos de sada, qual o outro tipo de decodificador BCD

decimal que existe?
...........................................................................................................................................
...........................................................................................................................................
8 Pode-se verificar que so 10 sadas decimais. possvel a utilizao deste

decodificador para acionamento de indicadores displays.
...........................................................................................................................................
...........................................................................................................................................
9 Qual o procedimento adequado que deveria ser feito para acionar um display?
..........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
10 Faa a concluso desta experimentao citando uma aplicao do decodificador

BCD em Decimal.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
67
68
ED 10: Conversor BCD Decimal

Codificador Decimal em BCD
Objetivos:
1 Observar o funcionamento de um conversor Decimal em BCD.
Material utilizado:
- Mdulo 10: BCD DECIMAL;
Introduo terica
Codificadores executam funes inversos as dos decodificadores, ou seja, codificam
um sinal na forma de um cdigo digital. Assim, por exemplo, uma calculadora recebe
entrada cdigo decimal; este codificado na linguagem prpria da mquina que opera
em binrio.
O codificador possui mais entradas que sadas e o decodificador possui mais
sadas que entradas.
Na figura a seguir est mostrado o diagrama lgico simplificado de um codificador
decimal para cdigo BCD.
69
Parte experimental
1 Coloque a placa Conversores no bastidor Eletrnico Digital (DeLorenzo).
+VCC = nvel lgico alto 1 (um), GND = nvel lgico baixo 0 (zero)
3 Conecte um cabinho no borne +5V para efetuar a ativao das entradas

Decimais.
4 Aplique um nvel lgico alto nas entradas do codificador Decimal BCD conforme
solicitada na tabela.
5 Mea as tenses de sada BCD e registre na tabela 1 a seguir.

70
6 Complete a tabela 1.
7 Cite a vantagem e desvantagem do cdigo BCD.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
8 Como poderia ser classificado o decodificador utilizado na experimentao:

(
(
(
) - Binrio para decimal

) - Decimal para binrio
) - BCD para ASC II
9 Faa a concluso da experimentao descrevendo uma das aplicaes do

codificador Decimal para BCD.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
71
72
ED 11: Codificador de 7 segmentos

Decodificador de display de 7 segmentos
Objetivos:
1 Familiarizar com circuito decodificador de display.
2 Observar o funcionamento de um Decodificador de display de sete segmentos.
Material utilizado:
- Mdulo 11: DECODIFICADOR DE 7 SEGMENTOS;
Introduo terica
Display de 7 segmentos
O display de sete segmentos um dispositivo eletrnico largamente utilizado pela
industria para a visualizao e indicao de valores numricos em equipamentos e
instrumentos. Para um display de 7 segmentos indica numerais de 0 9. O sinal
binrio deve ser composto por quatro bits. Estes dados de quatro bits devem ser
decodificados por um decodificador de sete segmentos, por exemplo, o CI CD4511.
H tambm em alguns display um ponto decimal que deve ser habilitado parte por
intermdio de um pino DP. Na tabela a seguir ilustra os dados do CI.
73
Parte experimental
1 Coloque a placa; DECODIFICADOR DE 7 SEGMENTOS no bastidor eletrnico

digital.
3 Ligue o circuito conforme o diagrama a seguir por intermdio de cabinhos de

conexo.
4 Utilize fio de conexo para habilitar e desabilitar a memria (LE).

Conecte um cabinho entre o borne indicado por LE ao terra GND.
5 Conecte os bornes
74
ao nvel lgico 1 ( +VCC).
6 Confira as conexes antes de energizar o circuito eltrico.
7 Posicione as chaves de forma a obter as combinaes lgicas e complete a tabela

a seguir.
8 Aplique a combinao lgica na entrada de forma a visualizar nmero cinco no

display.
9 Mea a tenso aos bornes correspondentes Sada para Display e anote o nvel
lgico na tabela.
10 Desligue a conexo
do +5V e conecte ao GND.
Observe o efeito no display e descreva a ocorrncia.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
11 Retorne a conexo
novamente ao +5V.
12 Aplique a combinao lgica na entrada de forma a visualizar numero 3 no

display.
13 Mantenha o numero 3 (trs) no display. Desligue a conexo LE (memria) do
GND e conecte ao +5V (nvel alto).
75
14 Aplique a combinao lgica na entrada de forma a visualizar numero 7 no

display.
15 O que acontece com o nmero mostrado no display, quando LE est conectado

no nvel alto?
16 Descreva a ocorrncia.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
17 Desabilite a memria ligando LE ao nvel baixo, GND.
18 Aplique a combinao lgica equivalente ao nmero 10 na entrada do

decodificador.
19 Que nmero apresenta no display?.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
do decodificador de display de 7 segmentos.

20 Descreva qual a funo da
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
21 Com as caractersticas observadas nesta experincia faa uma breve concluso.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
76
ED 12: ULA
Unidade Lgica e Aritmtica de 4 bits
Objetivo:
Analisar e comprovar o funcionamento de uma Unidade Lgica e Aritmtica (ULA).
Material utilizado:
- Mdulo 12: ULA - 4 BITS;
Introduo terica
Unidades Lgicas e Aritmticas (ULA)

As Unidades Lgicas e Aritmticas so CIs que efetuam operaes lgicas e
aritmticas. Em nosso estudo utilizaremos o CI 74181 que possui duas Variveis de
Entrada com 4 bits cada e uma sada tambm de 4 bits.
As entradas de seleo de funo determinam que Funo Lgica deve ser executada
e a entrada modo de seleo quando em 1 seleciona o modo lgico e em 0 seleciona
o modo aritmtico.
Existem 16 operaes aritmticas diferentes, sendo mais usadas s funes adio e
subtrao, sendo a subtrao conseguida mantendo o terminal M em nvel baixo e as
entradas S3-SO em 0110b respectivamente e o pino de vai um (Cn) em nvel baixo, j
que o cdigo 0110b produz A menos B menos 1 (sem o vai um) e gera A menos B
(com vai um) e com Cn em nvel baixo, isto faz com que seja adicionado 1 a entrada
de vai um.
A sada A = B usada para comparao de A e B. No modo subtrao, a sada F3-F0
1111b, quando A igual a B. Neste instante, a sada A = B tambm esta em nvel 1,
indicando equivalncia entre A e B.
77
A tabela a seguir indica as operaes e os modos de seleo possveis na ULA.

Entrada de seleo do modo
Funes aritmticas
M = 0 e Cn = 1
A
S3
S2
S1
S0
Funes lgicas
M=1
A +B
A+B
AB
A +B
menos 1
AB
A mais AB
(A + B) mais AB
AB
A menos B menos 1
AB
AB menos 1
A +B
A mais AB
A B
A mais B
( A + B) mais AB
AB
AB menos 1
A mais A
A +B
(A + B) mais A
A+B
( A + B) mais A
A menos 1
Podemos conectar mais de uma ULA para executar operaes com palavras de mais
de 4 bits. Cn o pino de entrada de vai um, e Cn + 4 o pino de sada o pino de
sada de vai um. Os pinos P e G so Geradores de sinais (P propagador de vai um
G gerador de vai um). So usados onde altas velocidades de operaes so exigidas,
necessitando de sinais de vai um entre duas ULAs.
A seguir temos a pinagem e o diagrama interno do CI 74181
78
79
Parte experimental
1 Coloque a placa ULA - 4 BITS no bastidor eletrnico digital.
3 Ligue o circuito conforme o diagrama a seguir, por intermdio de cabinhos de
conexo.
80
4 Posicione as chaves conforme tabela abaixo, anotando os valores das sadas.

S3
S2
S1
S0
B3
B2
B1
B0
A3
A2
A1
A0
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
decimal = 3
decimal = 2
F3
F2
F1
F0
D3
D2
D1
D0
decimal =
5 Qual operao foi efetuada? Explique.

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
S3
S2
S1
S0
B3
B2
B1
B0
A3
A2
A1
A0
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
decimal = 6
decimal = 5
F3
F2
F1
F0
D3
D2
D1
D0
decimal =

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
81

S3
S2
S1
S0
B3
B2
B1
B0
A3
A2
A1
A0
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
decimal = 9
decimal = 5
F3
F2
F1
F0
D3
D2
D1
D0
decimal =

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
S3
S2
S1
S0
B3
B2
B1
B0
A3
A2
A1
A0
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
decimal = 6
decimal = 3
F3
F2
F1
F0
D3
D2
D1
D0
decimal =

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
82

S3
S2
S1
S0
B3
B2
B1
B0
A3
A2
A1
A0
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
decimal = 6
decimal = 3
F3
F2
F1
F0
D3
D2
D1
D0
decimal =

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
S3
S2
S1
S0
B3
B2
B1
B0
A3
A2
A1
A0
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
decimal = 6
decimal = 4
F3
F2
F1
F0
D3
D2
D1
D0
decimal =

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
83

S3
S2
S1
S0
B3
B2
B1
B0
A3
A2
A1
A0
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
decimal = 3
decimal = 4
F3
F2
F1
F0
D3
D2
D1
D0
decimal =

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
S3
S2
S1
S0
B3
B2
B1
B0
A3
A2
A1
A0
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
decimal = 2
decimal = 4
F3
F2
F1
F0
D3
D2
D1
D0
decimal =

...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
84
ED 13: Contador Assncrono

Contador assncrono de 4 bits configurvel utilizando
flip-flop JK
Objetivo:
Observar o funcionamento de um contador assncrono.
Material utilizado:
- Mdulo 13: CONTADOR ASSNCRONO;
Introduo terica
Contadores
Contadores so circuitos digitais que funcionam sob o comando de clock.
So utilizados principalmente para contagens, gerao de palavras, divises de
freqncia, medies de freqncia e tempo e gerao de formas de onda.
Os contadores so basicamente divididos em Contadores Assncronos e Sncronos.
Contadores Assncronos
Os Contadores Assncronos so caracterizados por possuir o seu clock gerado por
estgios anteriores, o que os tornam mais simples de serem utilizados pois podem ser
conectados uns aos outros possibilitando contagens (ou divises de freqncia)
maiores.
Contador de Pulso
O Contador Assncrono mais comum composto basicamente de 4 Flip-Flops JK, os
quais possuem as entradas J e K interligadas ao Nvel Lgico 1. Os pulsos a serem
contados so inseridos a partir do pino clock do primeiro Flip-Flop e os pinos de clock
dos demais so ligados ao pino Q (sada) do Flip-Flop anterior, assim como
mostrado na figura a seguir:
85
Vamos supor que inicialmente todos os Flip-Flops estejam com as sadas em 0. A

cada descida do pulso de entrada, o Flip-Flop 0 ir mudar de estado, sendo esta troca
aplicada entrada do 2 Flip-Flop, fazendo com que este troque de estado a cada
descida da sada Q0, assim sucessivamente.
A tabela a seguir mostra os estados das sadas de acordo com os pulsos de entrada.
Podemos com estes dados escrever a seguinte Tabela Verdade.
86
SAIDAS
Pulsos de
entrada
Q3
Q2
Q1
Q0
10
11
SAIDAS
Pulsos de
entrada
Q3
Q2
Q1
Q0
12
13
14
15
16
17
Ao considerarmos que Q3 o bit mais significativo, percebemos que o circuito efetua a

contagem dos pulsos de entrada, e que aps o 16 pu lso de entrada a contagem
reinicializada, ou seja, voltando a zero.
Pelo grfico notamos que a freqncia de Q0 a metade dos pulsos de entrada assim
como Q1 possui a metade da freqncia de Q0 e assim sucessivamente para Q2 e
Q3. Com este circuito pelo que se pode observar, podemos criar um divisor de
freqncia por nmeros que sejam potncia de 2 (2n), onde n o nmero de FlipFlops utilizados no circuito.
Contador de Dcada
O Contador de Dcada o circuito que efetua a contagem em binrio, de zero a nove,
(dez algarismos), isso significa seguir a seqncia do cdigo de 0000b a 1001b.
Para confeccionarmos este circuito, basta acrescentar ao contador anterior as ligaes
que provm da porta NAND mostrada na figura a seguir:
Notamos pela figura que a porta NAND s ter 0 em sua sada se todas as suas
entradas forem iguais a 1. Situao esta que ser satisfeita quando as sadas
assumirem o valor 1010b fazendo portanto com que os Flip-Flops sejam zerados e
ciclo comece novamente, como mostra a tabela a seguir:
87
SAIDAS
Pulsos de
entrada
Q3
Q2
Q1
Q0
10
11
Contador de 0 a n
Como j visto no Contador de Dcada, podemos implementar Contadores de 0 a 9 por
exemplo. Usando o mesmo processo, podemos criar Contadores de 0 a n.
Para exemplificar, vamos elaborar um contador de 0 a 5, ou seja, depois que o
contador estiver assumido o valor 101b e receber mais um pulso ele dever ser
resetado e portanto comeando novamente a contagem.
Neste caso para que a porta NAND tenha 0 em sua sada para que possa resetar os
Flip-Flops necessrio que suas entradas sejam todas 1.
Sabemos que para que o ltimo valor a ser contado seja 101b, devemos fazer com
que quando o contador assumir o valor 110b (6) todas as sadas sejam resetadas.
O circuito a seguir ilustra um contador de 0 a 5.
Neste circuito utilizamos apenas 3 Flip-Flops j que suficiente lembrando que 23 =

8, ou seja, poderamos contar de 0 a 7.
88
Contador Assncrono Decrescente

Alm da forma de acionamento, podemos classificar tambm os Contadores como
sendo Crescentes ou Decrescentes. Os contadores vistos at agora so Crescentes,
ou seja, comeam as contagens de um valor e a cada pulso de entrada so
incrementados. Os Contadores que agora sero abordados so Decrescentes, ou
seja, partem de um valor e a cada pulso de entrada so decrementados.
Na tabela a seguir, temos as indicaes de uma contagem de 1111b a 0000b:
SAIDAS
Pulsos de
entrada
Q3
Q2
Q1
Q0
10
11
12
13
14
15
16
17
Como podemos notar, esta contagem nada mais do que o complemento do

Contador Crescente de 0000b a 1111b e lembrando que o Flip-Flop possui as sadas
Q e Q/ podemos utilizar o seguinte circuito para esta finalidade.
89
Como outra opo de desenvolvimento, propomos o seguinte circuito, o qual tem o

mesmo resultado j que o clock dos Flip-Flops neste caso que recebem o sinal
invertido.
Atravs do grfico a seguir, podemos detalhar o funcionamento do circuito anterior.
90
Parte experimental
1 Coloque a placa CONTADOR ASSNCRONO no bastidor eletrnico digital.
3 Ligue o circuito Contador de Pulso conforme o diagrama a seguir, por intermdio
de cabinhos de conexo.
91
4 Observe e anote a contagem dos nmeros que aparece no display. Qual a

seqncia e o sentido da contagem do contador de pulso?
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
5 Ligue o circuito Contador de Dcada conforme o diagrama a seguir, por
intermdio de cabinhos de conexo.

seqncia e o sentido da contagem do contador de dcada?
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
7 Ligue o circuito Contador Decrescente conforme o diagrama a seguir, por
intermdio de cabinhos de conexo.
92

seqncia e o sentido da contagem do contador decrescente?
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
9 Anote sua concluso e observaes finais.
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
93
94
ED 14: Conversor A/D

Conversor Analgico / Digital
Objetivo:
Observar o funcionamento de um conversor Analgico / Digital.
Material utilizado:
- Mdulo 14: CONVERSOR A/D;
- Resistor 10k;
- Capacitor 1uF;
- Diodo 1N4004;
Introduo terica
Conversor Analgico/Digital
Processo de Converso Analgico/Digital consiste basicamente em aplicar uma
informao analgica em um conversor e recolher na sada uma informao digital
correspondente.
Um Conversor A/D requer um certo tempo para converter um sinal analgico em um
sinal digital correspondente na sada, portanto se houver qualquer variao do sinal de
entrada o conversor poder apresentar erros.
Para tanto se tem na entrada do conversor um circuito denominado sample and hold
(amostra e reteno) para que a cada converso, a entrada fique isolada do circuito
interno, j que este j possui o sinal de amostra.
A figura a seguir ilustra o diagrama em blocos do CI ADC 0808.
95
Pela figura notamos que este CI possui 8 entradas as quais so multiplexadas por
3 bits de endereos, um comparador, um sistema de controle, o registrador de
aproximao sucessiva, uma rede R-2R de resistores os quais forma um Conversor
D/A, um conjunto de trs chaves que permitem o chaveamento da rede de resistores e
um latch de sada o qual ativado pelo circuito de controle assim que o comparador
tiver em sua sada uma mudana de estado.
Quando a converso iniciada, o bit mais significativo do contador ativado, no caso
o bit 2 o qual far com que o Conversor D/A indique no comparador a tenso
correspondente, se esta for maior que o sinal de amostra, o contador desativar o bit 2
e ativar o bit 1, se este corresponder a um sinal menor que o sinal de amostra, o
contador ativar o bit 0 portanto sem nenhuma comparao mais a fazer o circuito
ativar o latch de sada e portanto finalizando a converso.
96
Parte experimental
1 Coloque a placa CONVERSOR A/D no bastidor eletrnico digital.
3 Ligue o circuito conforme o diagrama a seguir por intermdio de cabinhos de
conexo.
97
4 Mantenha a chave D (OE) fechada para 0V.

5 Posicione o Potencimetro para, aproximadamente, 25% de seu curso.
6 D um pulso em X1 (START e ALE) para iniciar a digitalizao da tenso
analgica. Quando o led D (EOC) acender, significa que o processo de
digitalizao terminou.
Quando isso ocorrer, posicione a chave D (OE) fechada para +5V para visualizar
o estado das sadas.
NOTA!
Mantendo a chave D (OE) fechada para +5V, as sadas sero visualizadas
constantemente.
7 Anote os valores das sadas e converta para nmero decimal.
Potencimetro em 25%
D7
D6
D5
D4
D3
D2
D1
D0
Equivalente em decimal = ___________________

8 Repita os procedimentos descritos nos itens 4 a 6, posicionando o potencimetro
nos valores aproximados 50%, 75% e 100% do seu curso.
Anote os valores das sadas e converta para nmero decimal.
Potencimetro em 50%
D7
D6
D5
D4
D3
D2
D1
D0
D2
D1
D0

Potencimetro em 75%
D7
D6
D5
D4
D3
98
Potencimetro em 100%
D7
D6
D5
D4
D3
D2
D1
D0

9 Comente os resultados obtidos na experincia
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
...........................................................................................................................................
99

Pratica Ed

Hochgeladen von

Dokumentinformationen

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Pratica Ed

Hochgeladen von

Copyright:

Verfügbare Formate

Eletrnica Digital Pratica

Eletrnica Digital Prtica

Eletrnica Digital Pratica

Eletrnica Digital Prtica

Eletrnica Digital Pratica

ED 01: Mux / Demux

Demultiplex um circuito lgico que faz o inverso da multiplexao, ou seja converter

Eletrnica Digital Prtica

1 Conecte a placa; MUX / DEMUX no bastidor eletrnico digital.

2 Conecte a alimentao da tenso positiva de +5V no borne indicado por +5V e a

3 Faa a ligao do circuito MUX E DEMUX como auxlio de cabinhos de conexo

4 Conecte entrada E1 um sinal digital de 100Hz (gerador do bastidor) e a entrada

5 Faa a ligao do endereamento do MUX e DEMUX (CBA) s chaves localizadas

Eletrnica Digital Pratica

6 Conecte o canal 1 do osciloscpio na sada MPX ao borne indicado por S. Ajuste

7 Configure o endereo para E1 (A = 0, B = 0, C = 0). Anote as formas de ondas

8 Mea a freqncia do sinal digital e confira com a freqncia do sinal aplicado

9 Aplique a combinao lgica correspondente ao nmero 1 por meio da chave de

10 Observe a forma de onda na sada no ponto MPX e mea a freqncia do sinal

Eletrnica Digital Prtica

12 Os dados digitais colocados na entrada do MUX foram coerente com o

13 Aplique uma combinao numrica equivalente ao decimal 5 (Cinco) na entrada

14 Cite uma das aplicaes do circuito multiplexador.

15 Por que se utiliza a comunicao serial para transmisso de dados em longa

16 Faa a concluso da experimentao descrevendo as caractersticas do circuito

Eletrnica Digital Pratica

ED 02: Latch e Buffer

Eletrnica Digital Prtica

1 Coloque a placa; LATCH E BUFFER no bastidor eletrnico digital.

2 Conecte a alimentao da tenso positiva de +5V no borne indicado por +5V e a

3 Conecte o circuito conforme o diagrama a seguir. Faa as ligaes utilizando

4 Utilize cabinhos para simular a chave S5 para habilitar a Memria.

5 Faa as ligaes das entradas e sadas cuidadosamente.

Eletrnica Digital Pratica

Observe as entradas e sadas do componente, elas esto identificadas pelas

6 Aplique os nveis lgicos sugeridos na tabela 1. Mea as tenses de sadas e

7 Observe na tabela 1 as caractersticas dos nveis lgicos aplicados na entrada e

8 Escreva as caractersticas de entrada e sada com LE = 1, LE = 0 e OC = 0

9 Faa a concluso da experimentao descrevendo exemplos de aplicao da

Eletrnica Digital Prtica

Eletrnica Digital Pratica

ED 02: Latch e Buffer

Eletrnica Digital Prtica

1 Coloque a placa; LATCH E BUFFER no bastidor eletrnico digital.

2 Conecte a alimentao da tenso positiva de +5V no borne indicado por +5V e a

3 Conecte o circuito conforme o diagrama a seguir. Faa as ligaes utilizando

4 Utilize cabinhos para simular a chave S5 para habilitar o sentido da transferncia

A direo do fluxo de dados depende do nvel lgico aplicado no pino DIR.

Eletrnica Digital Pratica

5 Aplique os nveis pedidos na tabela 1. Mea as tenses de sadas e complete a

6 Observe na tabela 1 as caractersticas dos nveis lgicos aplicados nas entradas e

8 Monte o circuito do Buffer. Conecte as chaves lgicas nas entradas A.

Eletrnica Digital Prtica

9 Aplique os nveis pedidos na tabela 2. Mea as tenses de sadas e complete a

10 O que significa Buffer bidirecional.

11 Qual a funo primordial de um Buffer.

12 O que um Buffer Tri-state?

13 Faa a concluso da experimentao citando alguns exemplos de aplicao do

Eletrnica Digital Pratica

ED 04: Portas Lgicas

Porta E (AND), que realiza a operao produto ou multiplicao lgica:

Eletrnica Digital Prtica

1 Coloque a placa; PORTAS LGICAS no bastidor eletrnico digital.

3 Localize as portas lgicas na placa experimental e monte o circuito a seguir.