Sie sind auf Seite 1von 21

REPBLICA BOLIVARIANA DE VENEZUELA MINISTERIO DEL PODER POPULAR PARA LA DEFENSA UNIVERSIDAD NACIONAL EXPERIMENTAL DE LA FUERZA ARMADA NACIONAL

SECCIN: ISD_2

Profesora: Marinell Fernandez Alumnos: Ronald Pabon John Olivos Jorge Palacios Siorki Gordones Jess Muoz Yunerb Garca

Santa Teresa del Tuy Enero 2010

MAPA DE KARNAUGH Un mapa de Karnaugh (tambin conocido como tabla de Karnaugh o diagrama de Veitch, abreviado como K-Mapa o KV-Mapa) es un diagrama utilizado para la simplificacin de funciones algebraicas booleanas. El mapa de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un fsico y matemtico de los laboratorios Bell. Los mapas K aprovechan la capacidad del cerebro humano de trabajar mejor con patrones que con ecuaciones y otras formas de expresin analtica. Externamente, un mapa de Karnaugh consiste de una serie de cuadrados, cada uno de los cuales representa una lnea de la tabla de verdad. Puesto que la tabla de verdad de una funcin de N variables posee 2N filas, el mapa K correspondiente debe poseer tambin 2N cuadrados. Cada cuadrado alberga un 0 un 1, dependiendo del valor que toma la funcin en cada fila. Las tablas de Karnaugh se pueden utilizar para funciones de hasta 6 variables. REGLAS PARA EL USO DE MAPAS DE KARNAUGH 1. Los lazos de minterms (minitrminos) o maxterms (maxitrminos) son con base en la potencia del sistema binario. 2. Los lazos van a ser horizontales y verticales; los diagonales no estn permitidos. Aunque si estn permitidos los verticales y horizontales que lleguen al final de la fila o la columna, y vuelvan a enlazarse otra vez al inicio, o viceversa. 3. En un lazo las variables que cambien se deben eliminar. Las variables que no cambien se deben representar en dicho lazo. Estas variables sern

positivas o negativas, positivas si dicho lazo que no cambia es un 1, negativas si es 0. 4. Hacer la menor cantidad de lazos o grupos con la mayor cantidad de maxterms y minterms. Estos lazos solo pueden estar formados por potencias de 2, por lo tanto los grupos sern de 2^1 o 2^2...2^n, mientras 2^n sea ms pequeo que el nmero total de posiciones en la tabla. MTODO DE REDUCCIN DE MAPAS DE KARNAUGH El lgebra de Boole, resuelve problemas que dependiendo del nmero de trminos que tena la funcin cannica, siendo el nmero de compuertas lgicas utilizadas igual al nmero de trminos obtenidos MS UNO; por lo tanto, los circuitos obtenidos son de dos niveles de conmutacin con un tiempo mnimo de retardo, pero que de ninguna manera es el ms sencillo ni el ms econmico.

MAPAS DE KARNAUGH DE 2 VARIABLES Sea f una funcin de 2 variables f (A,B) Para elaborar el mapa de Karnaugh tendremos 22 = 4 combinaciones. En la figura se muestra la tabla de verdad con la lista de los mintrminos y el lugar que ocupa cada uno de ellos en un mapa. Una manera mas sencilla de representar el mintrmino en la casilla correspondiente es sealando su valor decimal.

Por ejemplo la combinacin A=1 y B=1 es el termino AB cuyo valor binario es 11 y que convertido a decimal da 3. (Mintrmino m3).

MAPAS DE KARNAUGH DE 3 VARIABLES

Sea f una funcin de 3 variables:f (A,B,C) Para elaborar el mapa de Karnaugh tendremos 23 = 8 combinaciones. Al igual que antes cada casilla del mapa corresponde a un mintmino de la tabla de verdad.

Es importante colocar las variables en el orden indicado de mas significativo a menos significativo (A, B, C), de otra forma el valor decimal de las casilla sera diferente.

MAPAS DE KARNAUGH DE 4 VARIABLES Sea f una funcin de 4 variables:f (A,B,C,D) Para elaborar el mapa de Karnaugh tendremos 24 = 16 combinaciones. Siguiendo el mismo procedimiento que para la funcin de 3 variables obtenemos el mapa que se muestra en la figura. Note el orden en que se colocan las variables A, B,C y mas significativo a menos significativo.

Tambin como antes para las columnas AB, las filas CD siguen el orden 00, 01, 11, 00 para que haya adyacencia lgica

MAPAS DE KARNAUGH DE 5 VARIABLES Sea f una funcin de 5 variables:f (A,B,C,D,E) Para elaborar el mdk tendremos 25 = 32 combinaciones. Note que ahora una casilla, adems de ser adyacente en forma horizontal o vertical, es adyacente a la casilla que ocupa la misma posicin en el cuadrado cercano. Por ejemplo la casilla 15(01111) es adyacente al las casillas 13, 7, 14, 11 y a la 31(1111) Esto porque cambia una sola variable entre una casilla y otra.

MAPAS DE KARNAUGH DE 6 VARIABLES Sea f una funcin de 6 variables:f (A,B,C,D,E,F) Para elaborar el mdk tendremos 26 = 64 combinaciones.

Note que ahora una casilla, adems de ser adyacente en forma horizontal

o vertical, es adyacente a la casilla que ocupa la misma posicin en el cuadrado cercano horizontal y en el cuadrado cercano vertical. Por ejemplo la casilla 10 (001010) es adyacente a las casillas 11(001011), 14(001110), 8(001000), 2(000010) y a las casillas 26(011010) y 42 (101010)

PROCEDIMIENTO PARA MINIMIZAR UNA FUNCIN POR MAPAS K En forma definitiva, el mapa que se utilizar para la minimizacin de funciones booleanas con tres variables, ser el que se muestra en la

Figura 2.9.(d). A continuacin explicaremos la forma como se utilizar en este mapa. Los pasos a seguir sern los mismos para cualquier mapa, no importa cual sea el nmero de variables. 1. De la definicin del problema y de la tabla funcional se obtiene la funcin cannica. 2. Los minitrminos o maxitrminos de la funcin cannica se trasladan al mapa K. Se coloca un 1 si es minitrmino y 0 si es maxitrmino. 3. Se realizan los enlaces abarcando el mayor nmero de trminos bajo los siguientes criterios: a) El nmero de trminos que se enlazan (agrupan) deben seguir la regla de formacin binaria, es decir, de 1 en 1, de 2 en 2, de 4 en 4, de 8 en 8, etc. b) Al agrupar los trminos, se debe cuidar la simetra con los ejes centrales y secundarios. 4. El hecho de que se haya tomado un trmino para un enlace no quiere decir que ste mismo no pueda utilizarse para otros enlaces. 5. La funcin reducida tendr tantos trminos como enlaces se hayan realizado.

6. Para obtener el trmino reducido se realizan dos movimientos sobre el mapa, uno vertical, que barre a las variables ms significativas y otro horizontal, que barre a las variables menos significativas.

SIMPLIFICACIN DE FUNCIONES CON MAPAS DE KARNAUGH Obtener la funcin de un Mapa de Karnaugh es el procedimiento inverso a la de la realizacin del mapa. Un trmino de la funcin coloca uno o ms "unos" en el mapa de Karnaugh. Tomar esos unos, agrupndolos de la forma adecuada, nos permite obtener los trminos de la funcin Utilizaremos los Mapas de Karnaugh para obtener una funcin mnima de dos niveles Suma de Productos. Una expresin de dos niveles sdp se considerar la expresin mnima si: 1. No existe otra expresin equivalente que incluya menos productos. 2. No hay otra expresin equivalente que conste con el mismo nmero de productos, pero con un menor numero de literales. Observe que hablamos de UNA expresin mnima y lo LA expresin mnima. Esto porque pueden existir varias expresiones distintas, pero equivalentes, que satisfagan esta definicin y tengan el mismo numero de productos y literales. La minimizacin de funciones sobre el mapa de Karnaugh se aprovecha del hecho de que las casillas del mapa estn arregladas de tal forma que entre una casilla y otra, en forma horizontal o vertical existe ADYACENCIA LOGICA. Esto quiere decir que entre una casilla y otra solo cambia una variable.

Definimos los mintrminos adyacentes desde el punto de vista lgico como dos mintrminos que difieren solo en una variable. Agrupando casillas adyacentes obtenemos trminos productos que eliminan las variables que se complementan, resultando esto en una versin simplificada de la expresin. SUMA DE PRODUCTOS Suma de productos es una forma de representacin de funciones booleanas constituida por operaciones lgicas o sobre un conjunto de trminos formados por la operacin.

PRODUCTO DE SUMA

El producto de sumas es otra forma de representacin de funciones booleanas caracterizadas por la aplicacin de operacin sobre un conjunto de operaciones o sobre las entradas

MINTERMS Un minterm es un trmino producto que vale 1 en al menos un punto del dominio de una funcin booleana. Es definido por un producto (AND) donde cada variable aparece al menos una vez directa o complementada.

MAXTERMS Un maxterm es un trmino suma que vale 0 en al menos un punto del dominio de la funcin. Es determinado por una adicin (OR) donde cada variable aparece al menos una vez, directa o complementada

LOGICA COMBINACIONAL Un circuito combinacional consiste en: - variables de salida, - compurtas lgicas y - variables de salida

entrada

circuito lgico combinacio

salida

PROCEDIMIENTO DE DISEO

1.

ENUNCIADO DEL PROBLEMA

2. DETERMINAR NUMERO DE VARIABLES DE E/S 3. ASIGNAR LETRAS A LAS VARIABLES

4. TABLA DE VERDAD 5. FUNCION DE BOOLE 6. DIAGRAMA LOGICO

SUMADOR En electrnica un sumador es un circuito lgico que calcula la operacin suma. En los computadores modernos se encuentra en lo que se denomina Unidad aritmtico lgica (ALU). Generalmente realizan las operaciones aritmticas en cdigo binario decimal o BCD exceso 3, por regla general los sumadores emplean el sistema binario. En los casos en los que se est empleando un complemento a dos para representar nmeros negativos el sumador se convertir en un sumador-substractor SUMADOR MEDIO 1. PROBLEMA: circuito que elabore suma entre dos bits. 2. VARIABLES DE ENTRADA 2 VARIABLES DE SALIDA 2 3. VARIABLES DE ENTRADA: VARIABLES DE SALIDA : 4. TABLA DE VERDAD x y C S C, S x, y

0 0 1 1 5. a. S = xy' + x'y c. S = (C + x'y')' d. S = xy C = xy C = (x'+y')' C = xy

0 1 0 1

0 0 0 1

0 1 1 0

b. S = (x+y)(x'+y') C = xy

6. DIAGRAMAS LOGICOS

SUMADOR COMPLETO 1. PROBLEMA: SUMAR TRES BITS (ACARREO) 2. VARABLES DE ENTRADA 3 VARIABLES DE SALIDA 2 3. VARIABLES DE ENTRADA: VARIABLES DE SALIDA : 4. TABLA DE VERDAD x, y, z C, S

x 0 0 0 0 1 1 1 1

y 0 0 1 1 0 0 1 1

z 0 1 0 1 0 1 0 1

C 0 0 0 1 0 1 1 1

S 0 1 1 1 1 0 0 1

SUSTRACTOR MEDIO 1. PROBLEMA: circuito que elabore una resta entre dos bits. 2. VARIABLES DE ENTRADA 2 VARIABLES DE SALIDA 2 3. VARIABLES DE ENTRADA: VARIABLES DE SALIDA : 4. TABLA DE VERDAD x y C D x, y C, D

0 0 1 1 5. a. S = xy' + x'y

0 1 0 1 C = x'y

0 1 0 0

0 1 1 0

6. DIAGRAMAS LOGICOS

SUSTRACTOR COMPLETO 1. PROBLEMA: RESTAR TRES BITS (ACARREO) 2. VARABLES DE ENTRADA 3 VARIABLES DE SALIDA 2 3. VARIABLES DE ENTRADA: VARIABLES DE SALIDA : C, S 4. TABLA DE VERDAD x, y, z

CONVERSIN ENTRE CDIGOS Los conversores de cdigos son una aplicacin de las puertas lgicas en los sistemas digitales. Los cdigos mas utilizados son el binario BCD 8421, octal, hexadecimal y el decimal. Los dispositivos digitales pueden procesar solamente los bits "1" y "0" . Estas largas cadenas de 1 y 0 son difciles de comprender por las personas. Por esta razn se necesitan los conversores de cdigos para traducir el lenguaje de la gente al lenguaje de la maquina. Un ejemplo de conversor de cdigo es una sencilla calculadora manual, la cual esta constituida por un dispositivo de entrada llamado teclado. Entre el teclado

y la unidad central de tratamiento "CPU" hay un codificador, que traduce el nmero decimal pulsado en el teclado a cdigo binario. La "CPU" realiza su operacin en binario y produce un resultado en cdigo binario. El decodificador traduce el cdigo binario de la CPU a un cdigo especial que hacen que luzcan los segmentos adecuados en el visualizador de siete segmentos.

Los conversores de cdigos se dividen en dos tipos: Codificador Decodificador CODIFICADORES Un codificador es considerado como un traductor del lenguaje de la gente al lenguaje de la maquina, es decir, traduce una entrada decimal a un numero BCD 8421.

El diagrama lgico, en forma simplificada, de un codificador decimal a BCD se muestra en la figura 1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 1 1 0 0 0 1

0 1 1 0 1 0 0 1

5. FUNCIONES DE BOOLE D = x'y'z + x'yz' + xy'z' + xyz yz 00 1 C = x'y + x'z + yz yz 00 01 1 y ______________ 11 1 1 10 1 01 1 1 11 y ______________ 10 1

NAND DE MULTINIVELES

Cualquier compuerta lgica se puede negar, esto es, invertir el estado de su salida, simplemente agregando una compuerta NOT que realice esa tarea. Debido a que es una situacin muy comn, se fabrican compuertas que ya estn negadas internamente. Este es el caso de la compuerta NAND: es simplemente la negacin de la compuerta AND. Esto modifica su tabla de verdad, de hecho la invierte (se dice que la niega) quedando que la salida solo ser un 0 cuando todas sus entradas estn en 1. El pequeo crculo en su salida es el que simboliza la negacin. El numero de entradas debe ser como mnimo de dos, pero no es raro encontrar NAND de 3 o mas entradas.

Entrada (A) 0 0 1 1

Entrada (B) 0 1 0 1

Salida (S) 1 1 1 0

NOR DE MULTINIVELES Una compuerta lgica NOR es la negacin de una compuerta OR, obtenida agregando una etapa NOT en su salida. Como podemos ver en su tabla de verdad, la salida de una compuerta NOR es 1 solamente cuando todas sus entradas son 0. al igual que en otras compuertas "negadas", la negacin se

expresa en los esquemas mediante un crculo en la salida. El nmero de entradas tambin puede ser mayor a dos.

La siguiente es la tabla de verdad de esta compuerta:

Entrada (A) 0 0 1 1

Entrada (B) 0 1 0 1

Salida (S) 1 0 0 0

OR La funcin booleana que realiza la compuerta lgica OR es la asociada a la suma, y matemticamente la expresamos como +. Esta compuerta presenta un estado alto en su salida cuando al menos una de sus entradas tambin esta en estado alto. En cualquier otro caso, la salida ser 0. Tal como ocurre con las compuertas AND, el nmero de entradas puede ser mayor a dos. La siguiente es la tabla de Entrada (A) 0 0 1 1 Entrada (B) 0 1 0 1 Salida (S) 0 1 1 1 verdad de esta compuerta: