Wiederholfragen und Aufgaben zu Analog-Digitalwandlung

1. Wie groß ist der Quantisierungsfehler in Bezug auf den Messbereich bei 8,12,16 bit
Wandlern ? Geben Sie den Fehler in Prozent an.

2. Welche Fehler bei einem Datenerfassungssystem mit A/D-Wandler lassen sich bei den
digitalisierten Daten noch durch Kalibrierung korrigieren ?
3. Was besagt das Abtasttheorem ?
4. Welche Fehlerarten treten bei der A/D-Wandlung auf ?
5. Wie können bipolare Spannungen bei der Umsetzung codiert werden ?
6.
a) Wozu dient ein Anti-Aliasing-Filter ?
b) Welcher Filtertyp ( Charakteristik wie Hochpass, Tiefpass, Bandsperre ... ) kommt dafür
zum Einsatz ?
7.
Sie wollen eine Spannung im Bereich 0...10V mit einer Auflösung von mindestens 0,001 V
mit einem AD-Wandler messen . Welche Auflösung ( in Bit , 2n) muss der verwendete
Wandler mindestens haben ?

8.
Das Prinzip des Dual-slope Wandler wird als integrierendes Verfahren bezeichnet.
a) Welche Rolle spielt hier ein Integrator ?
b) Wovon hängt die Genauigkeit des Wandlers in erster Linie ab ?
Wie wird das Bitmuster gebildet

9.
Sie verwenden einen 8-bit A/D-Wandler nach dem SAR-Prinzip . Der
Eingangsspannungsbereich des Wandlers ist 0...10V . Sie legen eine Spannung UE=4,67V an
.
a) Wie lange benötigt der Wandler für die Umwandlung ? ( Wovon hängt die Zeit ab ?)
b) Welches Bitmuster liegt danach im Ausgangsregister ? ( Gehen Sie von einer linearen
Codierung $00..$FF aus )
c) Beschreiben Sie die Arbeitsweise des Wandlers. Wie gelangt er zu diesem Bitmuster
?
10.
Ein A/D-Wandler nach dem Prinzip des Dual-Slope-Verfahrens hat bei einer vierstelligen
Dezimalanzeige den Messbereich 9999mV , die Integrationszeit für die Eingangsaspannung
beträgt 20ms
a) Wie groß ist die Taktfrequenz?
b) Wie groß muss die Referenzspannung sein ?
c) Welche Gesamtmesszeit benötigt der Wandler bei der Messung von 7950mV ?
11.
Ein ADC mit sukzessiver Approximation habe 13 Digitalausgänge mit Dualcodierung. Die
Referenzspannung betrage 10V.
a) Wie groß ist die Auflösung des Wandlers ? (Wie viele Stufen ?)
b) Wie groß ist der absolute und relative Fehler bei der Messung von 6V aufgrund dieser
Quantisierung ?

©K.Krust Wiederholfragen und Aufgaben zu ADC .doc 1

12. Ein Analog-Messgerät der Klasse 1,5 soll durch einen A/D-Wandler ersetzt werden, der
keinen größeren Messfehler hat. Welche Auflösung in Bit ist nötig?

13. Welche Aufgabe hat eine Sample&Hold Schaltung ?

14. Vergleichen Sie Dual-Slope-Wandler und SAR-Wandler bezüglich

a) Wandlungszeit
b) Fehlerquellen
15.
Sie wollen mit einem AD-Wandler Signale bis 22 kHz wandeln .
a) Warum ist es ratsam , bereits vor dem Wandler ( auf der analogen Seite) ein Filter
einzubauen ?
b) Geben Sie eine sinnvolle Grenzfrequenz für ein Filter an , sowie die minimal
gewählte Abtastrate.

16. Sie wollen eine Spannung von 20V mit einem 12-bit-ADC nach dem SAR-Verfahren
messen, der eine Referenzspannung von 4.096V hat.
a) Wie können Sie diese Spannung anschließen ?
b) Welchen binären Ergebniswert liefert die Messung ?
c) Welcher Spannung am Eingang entspricht dann ein Auflösungsschritt ?

©K.Krust Wiederholfragen und Aufgaben zu ADC .doc 2

Lösungen :
1.
8 bit bedeutet 256 Stufen. Die Messunsicherheit, 1 Stufe ist also 1/256 des Messbereichs.
Damit ist f=(1/256)·100%=0,39%
2.
Gain- und Offsetfehler sind lineare Fehler und können durch eine Kalibrierung des Systems
korrigiert werden.
3.
Ein Analogsignal mit einer Bandbreite von fa muss mit einer Abtastrate fs>2fa abgetastet
werden , um Informationsverlust zu vermeiden. ( Eine Sinusschwingung kann reproduziert
werden, wenn pro Periode mehr als 2 Abtastungen vorliegen)
4.
Offsetfehler, Gainfehler, Quantisierungsfehler, Linearitätsfehler ( im worst case Missing
Codes)
5.
Bipolare Spannungen können digital codiert werden z.B. als
- offset binary
- 2s complement
- 1s complement
- sign/magnitude

6.
a) Um vor der AD-Wandlung Signalfrequenzen > der halben Wandlungsfrequenz
auszufiltern , um das Abtasttheorem einzuhalten und somit Verzerrungen im
gewandelten Signal zu vermeiden
b) Steiler Tiefpass

7.
0,001V Auflösung bei 10V Messbereich entsprechen 10.000 Bitstellen .
log(10000) / log(2) = 13,28 . Somit sind mindestens 14 Bitstellen ( = 16384 bit ) für den
Wandler vonnöten .

8.
a) Der Integrator dient dazu , eine Eingangsspannung über eine feste Zeit zu integrieren
und danach wieder auf 0 zurückzuführen .
b) Von Uref ( Randbedingung Taktfrequenz muss stabil bleiben ) . Periodendauer des
Taktes und Zeitkonstante des Integrators gehen nicht ein !
c) Durch Vergleich der Entladezeit ( Pulszahl) mit der festen Ladezeit des Integrators .
Beide Zeiten werden per Zähler ermittelt . Die ermittelte Spannung entspricht Uref ,
multipliziert mit dem Verhältnis der beiden Zeiten . Das Ergebnis wird z.B. als BCD-
Code ausgegeben .

9.
a) Die Zeit hängt von der Anzahl der Bitstellen ( Auflösung) und dem Wandlertakt ab .
t=n*T ( t = Wandlungszeit, n=Anzahl Stellen, T= Takt) .
b) Am Ausgang liegt $77 ( 0111 0111 bin.)
c) Der Wandler arbeitet nach dem Prinzip der sukzessiven Approximation . Die
Eingangsspannung wird mit einer Vergleichsspannung verglichen, die durch einen
DAC aus der Referenzspannung und dem vorliegenden Bitwert gebildet wird . Im
ersten Takt wird die Eingangsspannung mit der höchstwertigen Bitstelle verglichen (

©K.Krust Wiederholfragen und Aufgaben zu ADC .doc 3

 Uref/2). Ist die Eingangsspannung größer , bleibt diese Bitstelle im Register auf ‚1’
gesetzt , ansonsten auf ‚0’ .Dann wird die nächste Bitstelle hinzuaddiert , verglichen ...
usw... bis zur niederwertigsten Bitstelle . Danach kann das der Eingangsspannung
entsprechende Bitmuster aus dem Register ausgelesen werden .
10.
a) Nmax=10000 Überlauf des Zählers
T1=Nmax·T0 => T0=T1/Nmax=20ms/10000=2µs => f=500kHz
b)Uref=10V
c) t=(10000+7950)·2µs=35,9ms
11.
a) 213 = 8192 Stufen #
b) FQ=1 LSB= 10V/8192 = 1,22 mV
rel. Fehler, auf den Messwert bezogen : f=(1,22mV/6V)·100% = 0,02%
12.
Klasse 1,5 bedeutet +1,5% bei Vollausschlag 5V
Der absolute Fehler darf also F=+1,5%·5V = 0,075V sein
Daraus ergibt sich die Mindestauflösung von ULSB=0,075V , was einer Stufenzahl von
N=5V/0,075=66,67 entspricht. Die nächstliegende duale Teilung ist 128 (64 reicht gerade
nicht!) , somit wird 128=27 ein 7-bit-Wandler benötigt.

13.
Eine S/H-Schaltung hält die Eingangsspannung während der Messung konstant ( durch einen
geladenen Kondensator und Trennung von dem Messeingang. )

14
a) Die Wandlungszeit beim Dual Slope Wandler entspricht maximal zwei vollständigen
Zählerdurchläufen , beim SAR-Wandler werden so viele Takte benötigt, wie dem
Exponent zur Basis 2 der Auflösung entsprechen ( 8bit-Wandler (28)braucht 8 Takte)
b) Beim Dual Slope tritt in erster Linie der Fehler der Referenzspannung auf, beim SAR-
Wandler das Spannungsteilernetzwerk des DAC, sowie auch hier die Referenzspannung .
15.
a) Um den Aliasing-Effekt zu verhindern, der durch Verletzung des Abtasttheorems
bedingt ist ( ft> 2* fE)
b) Wir benötigen einen steilen Tiefpass , der bis 22kHz sauber durchlässt und wir
müssen die Abtastfrequenz größer als doppelt so groß machen . Bei einem ideal
steilen Tiefpass könnte die min. Abtastfreq. Zu >44kHz gewählt werden , bei realen
Tiefpässen ist die Steilheit des Filters zu berücksichtigen, so dass die Abtastfrequenz
etwas höher gewählt wird. .

16.
a) Durch einen Eingangsspannungsteiler, der die Spannung auf <4,096V teilt, z.B. Teiler
durch 5.
b) Bei einem Teiler 1/5 liegen am Wandler 4V an, also 4000 bit, was binär 1111 1010 0000b
entspricht
c) Bei der Teilung durch 5 entspricht 1 LSB = 5·(4,096V/4096)=5mV

©K.Krust Wiederholfragen und Aufgaben zu ADC .doc 4