Beruflich Dokumente
Kultur Dokumente
Figura 3.1.
Dr. Luis Javier Morales Mendoza 2
(1)
donde, las variables X1, X2, X3,...,Xn son las ganancias deseadas en las entradas no inversoras, y Ya, Yb, Yc,...,Ym son las ganancias en las entradas inversoras en el Amplificador Operacional. La (1) puede ser fcilmente representada como se muestra el circuito de la Figura 3.1. y la demostracin es como se muestra a continuacin: Primero, se debe de aplicar el teorema de super-posicin en el circuito de la Figura 3.1. anulando los voltajes de alimentacin de las entradas inversoras y aplicando la ley de corrientes de Kirchhoff (LCK) como se muestra en la Figura 3.2., es decir,
Dr. Luis Javier Morales Mendoza 3
(2) (3)
R vo1 = v f + 1 R A
(4)
I1 + I 2 + I 3 + ... + I n + I x = 0
v + v1 v + v2 v + v3 v + vn v + + + + ... + + =0 R1 R2 R3 Rn Rx
(5)
Figura 3.2.
(6)
(7)
Ahora, aplicando la misma estratgia de super-posicin (anulando los voltajes de las entradas no inversoras) como se muestra en la Figura 3.3. Y aplicando la LCK se llega a:
Dr. Luis Javier Morales Mendoza 5
(8) (9)
IB = 0
v+ =0 RB
(10)
v va v vb v vc v vm v v vo2 + + + ... + + + =0 Ra Rb Rc Rm Ry Rf
Figura 3.3.
(11)
Finalmente, la salida del amplificador operacional con multiples entradas inversoras y no-inversoras esta dado como:
R v v v v vo = (R1 || R2 || R3 || ... || Rn || Rx ) f + 1 1 + 2 + 3 + ... + n R A R1 R2 R3 Rn
v v v v R f a + b + c + ... + m R R R Rm b c a
Dr. Luis Javier Morales Mendoza
(12)
7
(13) (14)
Finalmente, se considera que las alimentaciones en las mltiples terminales de entradas y salidas del amplificador operacional son nulas como se muestra en la Figura 3.4. Este anlisis se lleva acabo para verificar el balance de ganancias entre ambas entradas del operacional, por lo cual, se puede obtener la siguiente expresin: (R1 || R2 || R3 || ... || Rn || Rx ) = (Ra || Rb || Rc || ... || Rm || Ry || R f ) (15)
Dr. Luis Javier Morales Mendoza 8
Figura 3.4b.
R1 || R2 || R3 || ... || Rn || Rx
Figura 3.4a.
Dr. Luis Javier Morales Mendoza 9
1 1 1 1 1 1 1 1 1 1 1 + + + + ... + + = + + + ... + + R R R R1 R2 R3 Rn Rx a Rm R y R f b c
(16)
(17)
(18)
10
(19)
(20)
Resolviendo la (20)
Req RA = R R 1+ A 1+ f Rf RA
RA R f R R = eq A R f + RA RA + R f
Dr. Luis Javier Morales Mendoza
R f = Req
(21)
11
Rf Rn
vn R f
m
Rf Ra
va
Rf Rb
vb
Rf Rc
vc ...
Rf Rm
vm
vo =
i =1
Rf Ri
vi
j =1
Rf Rj
vj
(22)
donde, las ganancias de las terminales inversoras y no-inversoras del amplificador operacional definidas en (1) y en (22) se llega a:
Xi =
Req R f = Ri Ri
Yj =
Rf Rj
(23)
12
1 1 1 1 R +R +R j =1 j f y
m
(24)
R
j =1
1
j
n 1 1 1 1 + = + R f R y i =1 Ri Rx
(25)
Y
j =1
1 1 1 + = R f Ry R f
X
i =1
1 Rx
(26)
13
Y = Yj
j =1
(27)
Finalmente se llega a:
Y 1 1 X 1 + + = + R f R f R y R f Rx
(28)
En el diseo de amplificadores con mltiples entradas puede ser llevado acabo a travs de (28) con la suposicin de tres casos espesficos de diseo. Para el primero caso, se realiza la suposicin de que Rx tienda a infinito (Rx ), para el segundo caso, se realiza tambin la suposicin que Ry tienda a infinito (Ry ) y por ltimo, la suposicin de eliminacin de ambas resistencias (Ry, Rx ).
Dr. Luis Javier Morales Mendoza 14
X 1 1 Y = + + R f R f Ry R f
1 X Y 1 = Ry Rf
(29)
1 z = Ry R f
(30)
Donde z debe ser positiva para que Ry sea fsicamente realizable. Si z es negativa, el caso I no se aplica. Por lo tanto, el valor de las resistencias son:
Ri =
Rf Xi
Rj =
Rf Xj
(31)
15
, la (28) se vuelve
1 Y + 1 X ( X Y 1) (32) = = Rx Rf Rf 1 z = Rx R f
, la (28) se convierte en
0= X Y 1 z = Rf Rf
(34)
Rx
Rf z
Ri
Rj
Rf Xi
Rf Yj
17
X = X i = 10 + 6 + 4 = 20
i =1
Y = Yi = 5 + 2 = 7
j =1
z = X Y 1 = 20 7 1 = 12
Aqu, podemos observar que z > 0 por lo que se trata del caso I, donde Rx es un circuito abierto. Para determinar cada uno de los valores de los resistores, se debe de determinar el valor correspondiente a Rf como se muestra a continuacin.
Dr. Luis Javier Morales Mendoza 18
24 K
60 K 10 K
19
20 K
120 K 30 K = 4
Ry =
R f 120K = = z 12
Figura 3.5. El circuito desarrollado para el ejemplo 1 se muestra en la Figura 3.5., donde su ecuacin de salida dada como:
10
X = X i = 4 +1 = 5
i =1
Y = Yi = 8 + 6 = 14
j =1
z = X Y 1 = 5 14 1 = 10
Aqu, podemos observar que z < 0 por lo que se trata del caso II, donde Ry es un circuito abierto. En este caso, se desea que la resistencia equivalente en las terminales + y sea de 10K, entonces, el factor de multiplicacin debe ser el mayor de X Y + 1. Esto hace que K = 15 y Rf = 10K 15 = 150K .
Dr. Luis Javier Morales Mendoza 21
37.5K 150 K
Rx =
Ra = Rb =
Rf Xa Rf Xb
= =
150K = 8 150K = 6
18.75K 25 K
R f 150K = = z 10
15K
Figura 3.6.
22
11
X = X i = 5 + 7 = 12
i =1
Y = Yi = 8 + 3 = 11
j =1
z = X Y 1 = 12 11 1 = 0
Aqu, podemos observar que z = 0 por lo que se trata del caso III, donde tanto Ry como Rx son circuitos abiertos. En este caso, se desea que la resistencia equivalente en las terminales + y sea de 10K, entonces, el factor de multiplicacin debe ser el mayor de X Y. Esto hace que K = 12 y Rf = 10K 12 = 120K .
Dr. Luis Javier Morales Mendoza 23
24 K 17.14 K
Ra = Rb =
Rf Xa Rf Xb
= =
120K = 8 120K = 3
15K 40 K
Figura 3.7.
24
12
vo = v1 + 10v2 30va 100vb vo = 8v1 + 8v2 4va 9vb vo = 6v1 + 8v2 3va 12vb vo = 3v1 + v2 + 6v3 4va 5vb
25
13