Ciclos simplificados de leitura e escrita na DRAM

Como em todos os circuitos reais, as operaes de leitura e escrita em uma DRAM no so instantneas. Atrasos ocorrem por causa dos tempos de resposta dos circuitos. Alm disso, durante os intervalos de restaurao (refresh), dados no podem ser lidos ou escritos nas clulas. Pode-se assim dizer que as memrias apresentam ciclos de leitura e escrita.

Fig 01 Considera-se um memria no padro usual de pinos comuns para endereos de linhas e de colunas, que so definidos pelas entradas RAS (seleo de linha) e CAS (seleo de coluna), similar ao Exemplo 1 da pgina anterior. Obs: nos circuitos prticos, as entradas de controle so complementos RAS, CAS, etc. Isso significa que nvel baixo ativa a funo. Em (a) da Figura 01 tem-se o ciclo de leitura de dados em uma clula. Nota-se que a entrada WE permanece em nvel alto, significando operao de leitura. Em (b) da mesma figura, tem-se o ciclo de leitura. A entrada WE fica ativa (nvel baixo) durante o intervalo necessrio para a escrita dos dados.

Evoluo das memrias DRAM

Embora o princpio bsico permanea o mesmo, as memrias dinmicas atuais so muitas vezes mais rpidas do que as primeiras. Este tpico procura dar algumas informaes resumidas da evoluo da tecnologia sem detalhes mais profundos, que podero ser apresentados em futuras atualizaes.

O primeiro tipo usado era denominado (em ingls) Page Mode DRAM. O desempenho deixava a desejar, porque, para cada bit lido ou escrito, era necessrio o envio do endereo de linha e de coluna. O tipo Fast Page Mode DRAM era mais rpido porque, para sequncias de bits na mesma linha, no era necessria a repetio do endereo da linha. O tipo Extended Data Out DRAM (EDO DRAM) trouxe um avano ao permitir que um novo ciclo se iniciasse antes do trmino do anterior, isto , alguma superposio de operaes. O Burst Extended Data Out DRAM (BEDO DRAM) foi um aprimoramento do EDO, mas de vida curta. O termo burst (estourar, jorrar em ingls) indica que uma sequncia de dados lida com indicao de apenas um endereo (o inicial). Esses tipos operavam de forma assncrona, porque os ciclos de leitura ou escrita eram independentes dos ciclos da mquina. Isso limitava a performance, pois o processador precisava esperar o trmino de um ciclo de memria para executar outras instrues. As memrias atuais operam de forma sncrona. So denominadas SDRAM (do ingls Synchronous DRAM). As transies dos ciclos de memria coincidem com as transies dos ciclos da mquina. Portanto, o processador pode executar outras instrues durante a leitura ou escrita e o desempenho sensivelmente incrementado. Se mais de um circuito de memria usado, um deles pode transferir dados enquanto outros esto em processo de leitura ou escrita. Tambm tm a capacidade de burst, similar s do tipo BEDO. As memrias SDRAM so especificadas de acordo com a frequncia com que podem operar: PC66 (66MHz), PC100 (100MHz), PC133 (133MHz). As taxas de transferncia so respectivamente 528, 800 e 1064 MBps (mega bit por segundo). Na maioria dos circuitos lgicos, as operaes ocorrem nas transies de 1 para 0 dos pulsos de controle (clock). Ver exemplo na pgina Eletrnica digital XXI-10 : Flipflops. As memrias DDR SDRAM (Double Data Rate Synchronous DRAM) so similares s anteriores, mas permitem que os ciclos se iniciem em ambas as transies, o que efetivamente dobra a taxa de transferncia de dados. So o padro atual das memrias principais dos microcomputadores. O tipo RAMBUS DRAM tambm uma tecnologia atual. Usa o mesmo princpio do Double Data Rate, mas com um barramento de transferncia de dados de 16 e no 64 bits e uma frequncia de operao bastante superior. O custo ainda alto, mas possvel que se torne um padro no futuro. Obs: os tipos aqui mencionados se referem aos modos de operao. Na linguagem do dia-a-dia da informtica, so comuns referncias aos tipos fsicos de encaixe/conexo das placas (ou mdulos) de memria (SIMM - Single In Line Memory Module, DIMM - Dual In Line Memory Module, etc). As memrias EDO usam o padro SIMM e as SDRAM, o padro DIMM.

Memrias ROM
A sigla ROM (Read Only Memory, memria de somente leitura) define claramente o comportamento: os dados so gravados no processo de fabricao e no podem ser posteriormente alterados. Podem ser apenas lidos. Desde que o contedo no muda, a cada combinao de valores das variveis de endereo corresponde sempre um mesmo valor (ou combinao de valores) da sada (ou sadas). Na realidade, as memrias ROM so circuitos combinatrios cujas entradas so as entradas de endereo. Circuitos combinatrios podem ser implementados com portas lgicas conforme visto em pginas anteriores desta srie. No caso de memrias, os fabricantes procuram sempre os meios mais simples para maximizar a capacidade e minimizar espao e custos. Tambm j visto nessas pginas que a organizao em forma de matriz mais adequada para circuitos integrados.

Fig 01 A Figura 01 d o esquema de uma ROM simples de 16 posies e 1 bit por posio, que usa componentes simples (diodos e resistores) para armazenar os valores em disposio de matriz 4x4. Para anlise do circuito, considera-se nvel lgico 1 uma tenso positiva superior mnima tenso de conduo na polarizao direta dos diodos (aproximadamente 0,6 V para diodos de silcio). Tab 01

A0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

A1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

A2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

A3 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Sada 1 0 1 0 1 1 0 1 0 1 1 0 1 0 1 0

Se, por exemplo, o gerador de produtos cannicos seleciona a linha 1, somente essa tem potencial positivo. As demais linhas tm potencial zero. E se, nessa condio, o multiplex seleciona a coluna 2, o valor na sada ser zero porque no h nenhuma ligao entre essa coluna e a linha 1. Se a coluna selecionada 3 por exemplo, o valor na sada do multiplex 1, porque o diodo entre linha 1 e coluna 3 conduz. Pode-se dizer, portanto, que os valores so 1 para as intersees com diodos e 0 para as intersees sem diodos. Para o circuito da Figura 01, os valores da sada para cada posio de endereo dado na Tabela 01. Observa-se que basicamente a tabela de verdade de um circuito combinatrio. Pela natureza do circuito, deduz-se que as memrias ROM so confiveis, consomem pouca energia e, uma vez criadas a matrizes de produo, tm baixo custo se fabricadas em quantidades. Encontram uma variedade de aplicaes, algumas das quais sero vistas em prximas pginas desta srie.

Memrias PROM
Em pequenas quantidades, as memrias ROM tm custo aprecivel e, portanto, no so adequadas para aplicaes no definitivas como prottipos. As memrias PROM (Programable Read Only Memory - memria programvel de somente leitura) foram desenvolvidas para formar uma ROM com valores definidos pelo usurio. Pode-se considerar o mesmo circuito do tpico anterior com diodos em todas as intersees. E cada diodo tem em srie um pequeno elemento fusvel, fabricado no

prprio circuito integrado (Figura 01). Portanto, os valores iniciais (sados de fbrica) so 1 para todas as posies.

Fig 01 Supe-se agora que o multiplex, alm da sua funo normal, tem outra que conecta a coluna selecionada diretamente com a massa. Se uma tenso maior que a normal aplicada na linha selecionada pelo gerador de produtos cannicos, uma corrente maior circula pelo conjunto diodo-fusvel da interseo, provocando a abertura deste ltimo e, assim, definindo bit zero para a posio (na Figura 01 esto representados dados idnticos aos da Figura 01 do tpico anterior). Conclui-se que o processo de gravao s pode ser executado uma nica vez. As memrias PROM no so to confiveis quanto as ROM. Surtos de tenso podem abrir os fusveis, alterando os dados gravados. Mas so solues de baixo custo para aplicaes temporrias conforme j mencionado.