You are on page 1of 6

LSI-Entwicklung und -Fabrikation

Michael Michelitsch
IBM Deutschland GmbH, Werk Sindelfingen, D-7032 Sindelfingen

After a brief historical review, the key elements of siges Dielektrikum ftir die MOS-FET's. In sp~iter ein-
LSI silicon technology are described, using illustrative gefiihrten Technologien erwiesen sich kathodenzer-
examples. Superintegration as well as its limits are stfiubter Quarz [5] oder aus der Gasphase abgeschie-
discussed. The manufacturing process of a superinte- denes Siliciumnitrid und Polysilicium [6] als hilfreiche
grated 64k-bit memory chip shows the essential issues Ergfinzung der in die ,,dritte Dimension" (Mehr-
of a modern high-volume production. An outlook schicht-IC's) gehenden Entwicklung. Die fotolitho-
exhibits possible developments even in non-silicon grafischen Verfahren erm6glichten zudem die gezielte,
technologies. gleichzeitige Herstellung vieler gleichartiger Chips auf
einer einzigen Siliciumscheibe (Wafer). Die Kunst, im-
mer gr6Bere Durchmesser von Si-Einkristallen, aus
denen die Wafer geschnitten werden, herzustellen
Die Geburtsstunde der Halbleiterintegration schlug (von etwa 30 mm Z bis 125 mm heutzutage), trug
Ende der 50er Jahre, als J.A. Hoerni [i] den planaren wesentlich zur Erh6hung der Produktivitfit - Sen-
bipolaren Transistor und R.N. Noyce [2] die planare kung der Kosten - von IC's bei.
Integration yon Bauelementen auf einem einzigen Sili-
ciumtr~iger, dem Chip, erfanden. Etwa ein Jahrzehnt
spfiter entstanden integrierte Schaltkreise mit unipola- Die Entwicklung zur LSI (Large-Scale Integration)
ren Feld-Effekt-Transistoren (FET), nachdem D.
Kahng und M. Attala [3] den f/ir die Integration her- Im folgenden soll das Prinzip von integrierten Schal-
vorragend geeigneten MOS-FET (Metal Oxide Silicon tungen anhand einfacher Beispiele erl/iutert werden
Transistor) vorgeschlagen hatten. (Grundbegriffe der Halbleiterphysik, Dotierung, p-n-
Die Entwicklung der IC's (Integrated Circuits) wurde Obergang, Funktionsweisen yon uni- und bipolaren
schon deshalb rasant vorangetrieben, weft man gelernt Transistoren usw. werden vorausgesetzt [7]). Ffir IC's
hatte, die relativ teuren, volumin6sen und unzuverlfis- ist die schon erw~hnte Planartechnik ausschlagge-
sigen R6hrenschaltungen durch billigere, kleinere, zu- bend. Sie beinhaltet:
verl/issige und Energie sparende Transistorschaltun-
Alle elektrischen Anschl/isse, zwischen den integrier-
gen (als Verstfirker oder Schalter) zu ersetzen und
ten Komponenten und nach augen, liegen auf einer
sie schliel31ich durch immer h6here Integration, be-
Seite des Halbleiterk6rpers.
dingt durch neue Fertigungstechniken, in grol3en
Alle integrierten Komponenten sind gegeneinander
Mengen auf den Markt zu bringen. Besonders in der
elektrisch isoliert.
Computertechnik und in den mit ihr zusammenhfin-
genden bekannten Applikationen fanden und linden Bei der bipolaren Technik mul3 man daher die Einzel-
sie weitgestreute Verbreitung. komponenten in ,,Isolationswannen" unterbringen.
Ihr Entstehen verdanken die IC's ganz besonders den Ihre p-n-Uberg/inge sind gegenfiber dem Grundmate-
schon fast legend~iren Eigenschaften des Halbleiters rial in Sperrichtung gepolt. Die unipolaren MOS-
Silicium, speziell dem System Silicium-Siliciumdioxid, FET-Anordnungen bedfirfen dieser Wannen nicht, da
das durch Oxidation der Si-Oberflfiche fiul3erst ein- ihre Quelle-Senke-Zonen gegen die Umgebung immer
fach hergestellt werden kann [4]. Siliciumdioxid dient in Sperrichtung vorgespannt sind.
sowohl als ausgezeichneter Oberflfichenschutz als Ein Schaltkreis mit bipolaren n-p-n-Transistoren baut
auch als Maskierung ftir Diffusionen und als zuverl/is- sich, vereinfacht dargestellt, wie folgt auf (Fig. l):

Naturwissenschaften 68, 513 518 (1981) 9 Springer-Verlag 1981 513


2 3 G
_L [ Z,,
io--4<
..;/-: :::: . .i-Si... ' onl~176176odorSpon~,ng
OuelIe S (Source) Senke g (Oroin )
diffundierte p-lsotationsgebiete

b 2 - 16@,'i| ,G,\
s,
~...:..~ ~ : . . ~ ~ : ::::'~:'~'~:
: " ~~ ~
i .:x~' , ~ L .?~."~. t } ~ : " n-Ep
e-schicht
tax
..........k\~x .,?,: ~,:,:t,~,f-~ ...- .; ,,Ein'- Zustand
(positive Spennungon G;
I'.... , ."".~Isoiaiionswanne~.. .' :. '.": ."i2) dedeitenden-Kenolwird
durch Inversionder
\/: . " i . . .:: .:p-siticium (6runclmaterioti .: : i ." ...':(~ QueUe S ( Source } Senke B ( Brain ) Oberfl~cheerzeugt]

Atuminium {,,Verdrohiung")
OberflSchen- Si02- Schicht Scho[tbitd
1
E ~ n-Si
p-Si Oo I
Y0, I 3
Fig. 1. Schaltbild eines ,,Inverters" und seine Entsprechung in bipo- b | @
larer Integrationstechnik. Die elektrischen Anschlfisse, die Dioden
0 l 2 3
E)~ und D~, der Transistor T m i t Emitter E, Basis B, Kollektor
C und der Widerstand R i m Schaltbild (a) linden sich in (b) wieder. Si02
Die einzelnen Bauelemente sitzen in voneinander elektrisch isolier-
ten Wannen (n-Si). Die Wannen sind durch eine zus/itzliche p-
Diffusion (Umdotierung van ursprtinglich n-dotierten Epitaxial-
/ -0L {
Bereichen) entstanden
C \ konventionetl integriert

Grundmaterial: p-Silicium mit aus der Gasphase auf- 0 1 2 3


gewachsener n-Epitaxie-Schicht [6]-(etwa 1 pm dick);
Oxidation der Oberflfiche, fotolithografische Erzeu-
gung des Isolationswannen-Musters mit anschlieBen-
der p-Diffusion durch die Epitaxieschicht bis zum
p-Si-Grundmaterial; d "superintegriert
Erzeugung der p-Regionen der Transistor-Basis B,
der Dioden D1, D2 und des Widerstandes R; Fig. 2. Aufbau eines MOS-FET (n-Kanal-Element) im ,,Aus"- und
,,Ein"-Zustand (a). Schaltbild eines ,,Inverters" (b) mit zwei FET's
Erzeugung der n-Zonen f/ir den Emitter E und die und seine Entsprechung in MOS-FET-Technologie: c) konventio-
Dioden; nell integriert, d) superintegriert (die Senke D1 des einen FET
Verdrahtung der Einzelkomponenten mit Hilfe einer ist gleichzeitig die Quelle $2 des anderen)
aufgedampften Metallschicht, aus der die diskreten
Leiterzfige fotolithografisch herausgefitzt werden.
IC-Ausbeuten in bipolarer und in MOS-FET-Techno-
Vor den jeweiligen Diffusionen wird die OberflS,che
logie zu erzielen.
oxidiert und die jeweils umzudotierenden Areale foto-
Ein IC in MOS-FET-Technologie hat im wesentlichen
lithografisch freigelegt, Das ~brigbleibende SiO2 ver-
folgenden Aufbau (Fig. 2a, c):
hindert als Diffusionsmaske unkontrollierte Dotie-
rungen anderer Oberflfichenbereiche. Grundmaterial: p-Silicium;
Im Laufe der Entwicklung der bipolaren und unipola- Oxidation der Oberfl/iche, fotolithografische Erzeu-
ren IC's stellten sich verschiedenartige Probleme ein, gung der Quelle- bzw. Senke-Regionen (S, D) ffir
u.a. die der Oberflfichenstabilisierung und des Sili- eine nachfolgende n-Diffusion;
cium-Grundmaterials. Positive Ionen (z.B. Natrium) Aufoxidation des dfinnen Gate-Dielektrikums;
im Oberflfichenoxid invertieren die Oberflfiche derart, Metallbedampfung ftir die Kontaktierung der einzel-
dab z.B. n-Kanal-MOS-FET's wegen hoher Oberflfi- nen Zonen und gleichzeitige Ausbildung des Metall-
chenleckstr6me nicht mit ausreichender Stabilit/it her- Gates G.
gestellt werden konnten. Erst die Einftihrung einer
Aus dem vorhergehenden folgt:
Getterschicht auf dem SiO2 (Phosphorsilicatglas)
/iberwand einen Grol3teil der Schwierigkeiten. Ebenso 1. Unipolare IC's sind wesentlich einfacher herzustel-
waren kristalline Perfektion und der Restfremdstoff- len (weniger Prozel3schritte) als bipolare und daher
gehalt des Silicium-Grundmaterials wichtig, um hohe billiger.

514
2. Der Platzbedarf auf der Silicium-Oberflfiche ist bei J'l BitIeitung
bipolaren gr613er (Isolationswannen!) als bei MOS-
FET-IC's. Wortteitung o "ILI_IZeII-
Tronsistor
3. Der Schritt zur LSI ist bei MOS-FET's einfacher
und wurde auch, historisch gesehen, fr/iher verwirk-
licht (bis zu einigen 105 Komponenten je Chip). Speicherknoten
4. Aufgrund verschiedener Aufbaugeometrien bei bi-
polaren und unipolaren Transistoren [8] sind MOS-
FET-Schaltungen ,,langsamer". Ihre Schaltzeiten lie-
gen in der Gr613enordnung yon einhundert bis einigen
hundert Nanosekunden, die der bipolaren bei einigen
J
zehn.
iciurndi0xid
Die Anwendungsgebiete, beispielsweise bei Compu-
tern, sind daher verschieden. Bipolare IC's werden ysiticiurn
bevorzugt in der Logik und in schnellen Zwischen-
speichern kleinerer Kapazitfit verwendet, MOS-FET's
mehr in langsameren Hauptspeichern grol3er Kapazi-
tilt. Die Grenzen haben sich jedoch in der jfingsten
Vergangenheit aufgrund neuerer Technologien ver-
Fig. 3. Querschnitt einer dynamischen Speicherzelle : Die Bitleitung
schoben (s. auch [9]). und die Speicherknoten entstehen durch eine n-Diffusion aus dem
Bei der weiteren IC-Mikrominiaturisierung (VLSI: As-dotierten SiO2. Die Siliciumnitrid-Schicht schfitzt die darunter-
Very-Large-Scale Integration) sieht man folgende liegende diinne Gate-SiO2-Schicht bei der Polysilicium-Oxidation
Entwicklungen : vor weiterer Oxidation. Die p-dotierte Polysilicium-Schicht dient
als zweite ,,Kondensatorplatte" des Speicherknoten-Kondensators
weitere geometrische Schrumpfungen der Kompo- und als Abschirmung fiber anderen Oberfl~chenbereichen (Verhin-
nentenabmessungen; derung parasitfirer FET-Effekte, Ausschalten von Oberflfichenleck-
str6men). Die Oxidation des Polysiliciums verhindert den Kurz-
Einffihrung zusiltzlicher Metallisierungs- und Passi-
schluf3 zwischen dem p-Poly-Si und der Wortleitung
vierungsschichten, z.B. aus Siliciumnitrid, Polysi-
licium und seinem Oxid;
Zusammenfassung einzelner Schaltkreiskomponenten Wortleitung ausgebildet. So erhillt man eine Matrix-
zu neuen Funktionsbereichen, die durch die Anwen- Anordnung, bei der links und rechts der Bitleitung
dung verschiedenster Halbleitermechanismen bewerk- Speicherknoten sitzen und senkrecht darfiber die
stelligt werden. Dies ffihrt zur Superintegration. Bei- Wortleitungen liegen (Fig. 3).
spiele daffir sind [10, 11]:
Bei aller Miniaturisierung mul3 der EinfluB parasitil-
Superintegration zweier MOS-FET's, wobei die Senke rer Transistoreffekte wegen nahe beieinander liegen-
des einen zugleich die Quelle des anderen ist (Fig. 2 d). der p-n-f]Ibergilnge bzw. FET-/ihnlicher Oberfl/ichen-
strukturen bereits beim Schaltungsentwurf bertick-
Die MTL/I2L-Logikschaltungen [12, 13], deren bipo-
sichtigt werden. Der Entwurf soIch hochintegrierter
lare n-p-n/p-n-p-Transistorenstrukturen so geschaltet
IC's ist nicht mehr manuell machbar bzw. tiberschau-
sind, dab Isolationswannen iiberfliissig werden. Dies
bar. Daher sind Computerprogramme (Graphical De-
bringt eine weitere Steigerung der Integrationsdichte
sign) bei der Konstruktion unentbehrlich (Fig. 4).
mit sich, verbunden mit kurzen Zugriffszeiten, uner-
Chips mit mehreren hundert logischen Schaltkreisen
reichbar f/Jr MOS-FET's.
bzw. mehreren 105 Bits werden nur so m6glich. In
Dynamische Eintransistor-Speicherzellen in FET-
Serienproduktion befinden sich heute IC's mit ca. 105
Technologie [14]. Im Gegensatz zu den statischen
Komponenten, wobei etwa 200 Chips auf einer Sili-
Mehrtransistor-Speichern, die ihre Information in
ciumscheibe untergebracht werden.
Form yon Flip-Flop-Schaltungen halten, solange
Spannung angelegt ist [15], verlieren erstere wegen
unvermeidbarer Leckstr6me ihre Information nach Grenzen der Miniaturisierung
einiger Zeit, so dab sie immer wieder ,,aufgefrischt"
werden mfissen (erneutes Einschreiben der Informa- Die stetige Verkleinerung der Strukturen hat nicht
tion, ,,0"- oder ,,l"-Bit). Ihr Aufbau ist relativ ein- nur ihre technologischen, sondern auch ihre physika-
fach: Eine Elektrode (die ,,Quelle'") ist als Bitleitung, lischen Grenzen. Bei geometrischen Abstandsdimen-
die andere (,,Senke") als Speicherknoten, der die In- sionen in der Gr6Benordnung von 1 ~tm spielen, z.B.
formation beinhaltet, und die dritte (das ,,Gate") als bei der Licht-Fotolithografie, Beugungserscheinungen

515
Die LSI-Fertigung am Beispiel
yon dynamischen Speichern
Die Komplexitfit des Aufbaus und der Herstellung
soll anhand eines hochintegrierten, 65 536 Bits enthal-
tenden Chips, kurz ,,64k-Chip" genannt (Flfiche
6,35 x 6,35 mm), illustriert werden [19] (Fig. 3 und 5).
Auf dem Chip befinden sich nicht nur Areale mit
Speicherzellen, sondern auch noch periphere, zum Be-
treiben der Zellen notwendige Schaltkreise wie Bit-
Treiber-Stufen, Laufzeitketten, Register, Wort- und
Bit-Redundanzschaltungen, Kodier- und Verstfirker-
Schaltkreise.
Ausgangsmaterial ist ein p-dotierter, einkristalliner
Silicium-Wafer (82 mm Durchmesser) mit jeweils
Fig. 4. Graphic Design. Mit Hilfe des Computers werden neue etwa 100 Chips auf der Oberfl/iche. Die Prozel3-
IC's entwickelt. Am Bildschirm zeichnet der Designer in 2000- Schritte sind:
facher Vergr613erungeinen IC
chemische Gasphasen-Abscheidung von Arsen-do-
tiertem SiO2 bei erh6hter Temperatur auf der Wafer-
eine zunehmende Rolle, daher erfolgt zur Zeit der Vorderseite;
{)bergang zur UV-, R6ntgen- oder Elektronenstrahl- fotolithografische Muste.rerzeugung der Bitleitungen
Lithografie. Die vielen fotolithografischen Schritte er- und Speicherknoten (Uberreste des As-dotierten
fordern h6chste Genauigkeit beim wiederholten Ein- SiO2) ;
justieren der Fotomuster auf vorangegangene. Eindiffusion der Bitleitungen und Speicherknoten aus
Dabei vergesse man nicht, dab auf einer Silicium- diesem Muster in das Silicium;
scheibe mit ihren etwa hundert Chips gleichzeitig auch Borionen-Implantation auf der gesamten Wafer-
Tausende von Komponentenmustern auf einem Chip Oberfl/iche zur Einstellung gewfinschter Oberflfichen-
plaziert sind. zustfinde;
Physikalische Abschfitzungen fiber noch m6gliche Ab/itzen der Arsen-dotierten SiO2-Speicherknoten-
Halbleitereffekte auf geringstem Raum (Ausbildung Struktnren (Fotolithografie) ;
einer Raumladungszone am p-n-fJbergang u.fi.) zei-
gen [16], dab die Minimalgr613e von Si-Transistoren
bei ca. 1 gm liegt, die Schaltzeiten zwischen zwei be-
nachbarten Komponenten in der Gegend von Picose-
kunden liegen, wobei sich maximale Integrationsdich-
ten von etwa 2,5.107 Gatter bzw. Bits je cm 2 ergeben.
Heutzutage sind wir davon noch um 2 bis 3 Gr613en-
ordnungen entfernt. Diese physikalischen Grenzen
wird man wahrscheinlich aus technologischen und
wirtschaftlichen Grfinden nicht anstreben, weil der
Aufwand durch den noch gewinnbaren Nutzen nicht
mehr zu rechtfertigen ist.
Beim Einsatz dynamischer Speicher in Computern
wurde mit fortschreitender Miniaturisierung eine wei-
tere physikalische Grenze sichtbar, n/imlich die Zer-
st6rung der gespeicherten Information durch ionisie-
rende Strahlung (c~-Strahlen, H6henstrahlen) [17]. Die
in das Silicium eindringenden Teilchen (bei c~-Strahlen
von 5 MeV ca. 25 l-tm Eindringtiefe) ionisieren das
umgebende Material. Die dabei entstehenden Elektro-
nen k6nnen die Speicherknoten umladen und somit
die Information verfNschen (soft errors). Geeignete
Abschirmmethoden unterbinden dies weitgehend [18]. Fig. 5. Ein ,,64k-Chip" (65536 Bits). Linksund rechts zweiAreale
Zudem k6nnen Fehlerkorrekturmal3nahmen (Com- mit je 32k Bits, in der Mitte und augen liegen die ,,peripheren"
puter Error Correction) helfen. Schaltkreise (Vergr. 12,5x)

516
dtinne Gate-Oxid-Oxidation; Steuer/eitu~
Gasphasenabscheidung von Gate-Siliciumnitrid und
von p-dotiertem Polysilicium;
Polysilicium-Strukturfitzen (Fotolithografie) ;
Polysilicium-Oxidation; ....................................................... ~i~" \
fotolithografisches Kontaktl6cher/itzen; / / / Isolation
Gegenelektrode Tunneioxid Basisetektrode
Bedampfen des Wafers mit A1-Cu (erste Leiterebene) ;
Fotolithografie der Metallschicht (Erzeugung der er- a, ~ Supraleiter/
sten Leiterebene, der Wortleitung);
Quarzschichterzeugung durch Kathodenzerst~iubung
(Sputtering) und Aufschleudern einer Polyimid-
schicht;
Kontaktl6cherfitzen; I Snzeie/ekt ronen-
i / Tunnetstrom
Bedampfen und Atzen der zweiten Leiterebene (A1-
Cu) ;
Aufbringen einer zweiten Polyimid-Isolations-
schicht; E
Kontaktl6cher/itzen ; 2
Bedampfen der AnschluBmetallurgie durch Metall-
masken (Cr-Cu-Au/Pb-Sn) ;
Wfirmebehandlung zur Bildung von Pb-Sn-K/Jgelchen i
R R
(L6tanschlfisse zur nfichsth6heren Packungseinheit,
dem Keramikmodul) ;
elektrischer Funktionstest. 0~

Die kleinsten Dimensionen (Abstand zweier Leiterli-


o
Q_
J
f I I I I I
nien) betragen bier nur 2,5 pro. Die Speicherzelle Spannung U
selbst hat die Abmessung yon 19 x 9,3 gin. Die Diffu- b
sionseindringtiefen sowie die Schichten auf der Ober- Fig. 6. Prinzipieller Aufbau eines Josephson-Tunnel-Elements. a)
flfiche liegen zwischen 0,05 g m u n d einigen Mikrome- Zweidurch eine sehr diinne Isolationsschicht(etwa40 A) getrennte
tern. supraleitende Elektroden rnit darfiberliegender Steuerleitung, die
die beiden Zustfinde ,,0" oder ,,1" (b) hervorruft. Ein vonder
Bei der Herstellung von Halbleiterkomponenten ist stromdurchflossenen Steuerleitung ausgehendes Magnetfeld be-
ein exaktes, sauberes Arbeiten unerlfil31ich, kann doch wirkt das Umschalten vom Zustand ,,0" (Paarelektronen-Tunnel-
jedes Staubpartikel zum Totalausfall eines Chips ftih- strom) in den Zustand ,,1" (Einzelelektronen-Tunnelstrom) und
ten. Erst das Zusammenspiel von Fertigungsablauf, umgekehrt
Fertigungs- und Qualitfitsparametern, Oberwachung
von Prozel3-Medien, Testdaten, Kennen yon repara-
blen und irreparablen Fertigungsfehlern, Kontrolle lichen. Zur Verwirklichung miissen die Innovation,
des Teileflusses in der Produktion gewfihrleisten grol3e also Schaltkreisentwicklung, die Produktionstechni-
Ausstol3mengen bei geringstem Ausschul3anteil. So ken, insbesondere Fotolithografie, Plasmafitzen, Io-
werden nach jedem gr66eren Prozel3schritt wichtige nen-lmplantation, und die ProzeJ3kontrolle aller Ferti-
Parameterdaten fiber Bildschirmterminals gespei- gungsschritte gleichermal3en ihren Beitrag leisten.
chert. Dies setzt nattirlich ein Fertigungssteuerungssy- Neuere, hier nicht beschriebene Komponenten, z.B.
stem mit entsprechenden Verarbeitungscomputern die CCD's (ladungsgekoppelte Bauelemente, Charge-
und Datenbanken voraus [20]. Coupled Devices), k6nnen an Bedeutung gewinnen.
Der Einsatz von Mikroprozessoren in vielen Bereichen
der Technik macht bereits groge Fortschritte (z.B.
Ausbliek ftir Industrie-Roboter) [21]. Nicht-Silicium-Bauele-
mente mit aul3ergew6hnlichen Eigenschaften stehen
Wie in den vorangegangenen Abschnitten schon ange- am Horizont: Extrem schnelle Galliumarsenid-Schalt-
deutet, wird die Mikrominiaturisierung und die kreise f/Jr Logikanwendungen [22] mit Speichermatri-
Superintegration weiter fortschreiten. Logik- und zen aus supraleitenden Josephson-Tunnelelementen
Speicher-Chips mit einigen 10 4 Schaltkreisen bzw. [23] mit Schaltzeiten von nur Picosekunden [24] wer-
etwa 106 Bits je Chip von etwa 100 mm ~ Flgche in den in den Entwicklungslaboratorien entworfen und
Submikrometer-Technologie (Abstand zwischen zwei erprobt (Fig. 6). Noch sind beim GaAs einige mate-
Leiterzfigen < 1 ~tm) liegen im Bereich des M6g- rialbedingten Langzeit-Stabilit/itsprobleme zu 16sen,

517
bei den Josephson-Elementen, die bei der Temperatur 10. Folberth, O.G. : Phys. B1.33, 396 (1977)
des flfissigen Heliums betrieben werden, gibt es u.a. 11. Rfichardt, H.: NTZ 31, 660 (1978)
12. Berger, H.H., Wiedmann, S.K.: IEE J. Solid-State Circ. 7,
noch Wfirmeausdehnungsprobleme der dabei verwen-
340 (1972)
deten verschiedenartigen Materialien. Mit ihrem Ein- 13. Hart, K., Slob, A.: ibid. 7, 346 (1972)
satz kann gegen Ende dieses Jahrzehnts gerechnet 14. Rideout, V.L.: IEE Trans. El. Dev. 26, 839 (1979)
werden. 15. Baitinger, U.G., Remshardt, R. : NTG-Fachber. 58, 106 (1977)
16. Folberth, O.G., Bleher, J.H. : NTZ 30, 307 (1977)
17. Ziegler, J.F., Lanford, W.A. : Science 206, 776 (1979)
1. Hoerni, J.A.: US-Pat. Nr. 3064167, Prioritfit 1. Mai 1959
18. Iversen, W.R.: Elect. Rev., Sept. 11, p. 41 (1980)
2. Noyce, R.N. : US-Pat. Nr. 3025589; 3064167, Prio. 1. Mai 1959
19. Larson, R.A.: IBM J. Res. Dev. 24, 268 (1980)
3. Kahng, D.: US-Pat. Nr. 3102230, Prio. 31. Mai 1960; Attala,
20. Valjak, P. : El. Rech. Ani. 22, 208 (1980)
M. : US-Pat. Nr. 3056888, Prio. 17. Aug. 1960
21. Beckett, P.: Motorola, Genf 1975. Leinfelden-Echterdingen:
4. Deal, B.E. : Electrochem. Soc. J. 110, 527 (1963)
Kohlhammer 1977
5. Bjork, E. : Vide 18, 262 (1963)
22. [9], S. 117
6. Hammond, M.L. : Sol. State Techn. 22, 61 (1979) (zusammen-
23. Josephson, B.D. : Phys. Lett. 1, 251 (1962)
fassender Artikel)
24. Wolf, P. : NTZ-Fachber. 58, 233 (1977)
7. Spenke, E. : Elektronische Halbleiter. Berlin: Springer 1956
8. Crawford, R.H.: MOS-FET in Circuit Design. New York:
McGraw-Hill 1967
9. J. Phys. Paris: Solid State Circuits (Pap. at the II. ESSCIRC
Conf., Toulouse 1976). Siehe AufsS,tze von D. Widmann, K.U.
Stein (S. 29); H. Fleisher (S. 51); V. Blatt (S. 67) Eingegangen am22. Januar 1981

518