Sie sind auf Seite 1von 9

UNIVERSITEdeBRETAGNEduSUD ECOLENATIONALESUPERIEUREdesINGENIEURSdeBRETAGNEduSUD

Compte Rendu : Travaux Pratique dlectronique numrique n2 Logique squentielle

Ralis par

ALECHCHEIKHELALOUIAdnane AnneUniversitaire2010/2011

Encadrpar MrEustacheYvan

Introduction
La logique squentielle est un type de logique dont les rsultats ne dpendent pas seulement des donnes actuellement traites mais aussi des donnes traites prcdemment. Elle s'oppose la logique combinatoire, dont les rsultats sont fonction et seulement fonction des donnes actuellement traites. En d'autres termes, la logique squentielle utilise la notion de mmoire de stockage (bascules, registres, etc.).L'lment de base de la logique squentielle est la bascule. Les bascules logiques sont les lments les plus simples qui constituent les mmoires. Les mmoires sont ralises par des oprateurs logiques qui peuvent stocker une information jusqu ce que cette information soit efface par une autre information. Lopration de stockage dinformation sappelle "SET" (Mise un) lopration deffacement sappelle "RESET" (Mise zro).

I.

Simulation

Exercice1: 1) BasculeRSlaidedeporteNAND BasculeR.S.(ResetSet) Cblagelogique Tabledevrit

SimulationavecSPICE: RSlaidedeporteNAND

2) LatchDlaidedeporteNAND La Latch D ne possde qu'une seule entre. Elle sert maintenir la valeur qui lui a t donne comme entre jusqu' ce que l'entre change. Dans le type de bascule D synchronisation sur un frontmontant,lasortieQprendlavaleurdel'entreDquandlesignald'horlogeestun.Ilnepeuty avoirmmorisationdeDquelorsqueHestpasspar0. Cblagelogique Tabledevrit

SimulationavecSPICE: LatchDlaidedeporteNAND

3) RegistreDlaidedeporteNAND SimulationavecSPICE

Exercice2:Onchercheconcevoirunsystmesynchroneutilisant3basculesJKpourgnrerla squencedesortie:000001011110100000 a. BasculeJKpartirdunebasculeD

J 0 0 0 0 1 1 1 1

K 0 0 1 1 0 0 1 1

Q 0 1 0 1 0 1 0 1

D 0 1 0 0 1 1 1 0

SimulationavecSPICE

b. BasculeDpartirdunebasculeJK SimulationavecSPICE

c. LegnrateuravecdesbasculesJK

Q2 Q1 Q0 (n) 000 001 011 110 100

J2 K2 0X 0X 1X X0 X1

J1 K1 0X 1X X0 X1 0X

J0 K0 1X X0 X1 0X 0X

Q2 Q1 Q0 (n+1) 001 011 110 100 000

Tableaux de Karnaught. J2 Q1Q0 00 X X 01 0 X 11 0 X 10 X 1 K2 Q1Q0 00 1 0 01 X 11 X X 10

/Q2 0 Q2 1

/Q2 0 Q2 1

J2= (Q2Q1 /Q0) J1 Q1Q0 00 0 X 01 0 11 1 X 10 K1

K2=/Q2Q1 Q1Q0 00 X 1 01 X 11 X 0 10

/Q2 0 Q2 1 J1= /Q2Q1Q0 J0 Q2

/Q2 0 Q2 1 K1= /Q1/Q0

Q1Q0 00 0 0 1

01 1

11 X

10 X

K0 Q2

Q1Q0 00 X X 1

01 X

11 0

10 1

/Q2 0

/Q2 0

J0= /Q2Q0

K0= Q2Q1/Q0

U7:A
1 2 8 4073 1

U4:A
3 9 Q0 8 5 4073 2

U4:B
9 4

&

&

&
4073

U3
7 9 AND 6 J C

U6:A
Q1 7 9 6 Q 1 J C

J CLK

U5
R Q 3

3 5

2 6

U1:A

U2:A
Q 2

Q2

AND

10135

10135

4027

U8
U1:A(C) AND

d. LegnrateuravecdesbasculesD

A 0 0 0 1 1

B 0 0 1 1 0

C 0 1 1 0 0

D0 0 0 1 1 0

D1 0 1 1 0 0

D2 1 1 0 0 0

D1=C et D2=A./B et D0=B

U4:A
3 4009 2

U3

U4:B
5 4009 4

AND

D CLK

D CLK

D CLK

5 3

9 11

13

Q1 V=SLO

U1:A

Q0 V=SLO

U1:B
5 3

U2:A
Q 1 Q2 V=SHI

4013

10

4013

12

4013

Exercice3:

a/- Saisie du schma A : Le schma A comprend : un additionneur 6 bit, une porte AND et une horloge. b/- Saisie du schma B :
Il faut mettre un deuxime tage A de 6bits en srie avec le premier puis on relie les deux avec des portes AND.

II.

Exprimentation

ConnectionDiagra

FunctionTabl

RecommendedOperatingCondition

Nousdevonsraliserlaconceptionetletest: a. BasculeRSlaidedeporteNAND(74LS00) b. LatchDlaidedeporteNAND(74LS00) c. RegistreDlaidedeporteNAND(74LS00) Lemodedebranchementestceluidcritdanslesfigurescidessus. ParexempleUnebasculeRS Onmetleport14surlatensiondalimentation(ici5V),leport7surlamasse(GND).Etontravaille avec2porteslogiques.Icinousavonsutilisles2premiersdegauche. PourtesterlefonctionnementoneffectuelecblagedelabasculeRSdcritenExercice1dela simulation.OnbrancheunLEDlasortieQEtonvientvrifiernotretabledevrit. Onconstate: SiResetetleSetsonttousles20:untatindtermin. SileresetetleSetsonttousles21:untatprcdent. SiReset=0etSet=1:onaunemise1etsiReset=1etSet=0:onaunemise0 Conclusion:labasculeRSpermetunemmorisationduneinformationsurltatde2entrs
9