Sie sind auf Seite 1von 21

TRABAJO PRACTICO DE TCNICAS DIGITALES II

Ejercicio nro. 1
Se dispone de un microprocesador de 64Kb de direccionamiento, se desea implementar: 1 CI de memoria RAM de 8 Kb. 1 CI de memoria RAM de 8 Kb. 1 CI de memoria ROM de 16 Kb. Partiendo desde la posicin 0000h. Realizar los mapas de Memoria Reducido y Ampliado con el circuito de decodificacin

RAM 8Kb RAM 8Kb ROM 16Kb


FFFFh 8000h 3FFFh 2000h Espacio Libre ROM RAM 2 RAM 1 7FFFh 4000h 1FFFh 0000h

Mapa Reducido

Mapa ampliado
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFh 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000h 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFh 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000h 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 7FFFh 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8000h 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh

Ejercicio nro. 2

Se posee un microprocesador de 8088 configurado en modo mnimo y2 chips de memorias RAM de 8Kb con las cuales se desea conformar un banco de 16Kb que comience en la posicin 00000h del mapa de memoria. Realizar los mapas de Memoria Reducido y Ampliado con el circuito de decodificacin. Mapa Reducido FFFFh 3FFFh 2000h Espacio Libre RAM 2 RAM 1 4000h 1FFFh 0000h

Mapa Ampliado A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFh 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000h 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFh

Ejercicio nro. 3
Se desea conectar a un microprocesador de 64Kb de direccionamiento, dos memorias una de 4Kb cuya direccin de inicio es 3000h y otra de 2Kb, en la direccin A000h. La decodificacin deber ser completa. a) Realizar el mapa ampliado y reducido, sealando las lneas de decodificacin externas e internas. b) Realizar el circuito decodificador completo. Mapa Reducido FFFFh A7FFh A000h 3FFFh Espacio Libre RAM 2 Espacio Libre B000h 9FFFh 4000h

3000h

RAM 1 Espacio Libre

2FFFh 0000h

Mapa Ampliado A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 2FFFh 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 3000h 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFh 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000h 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 9FFFh 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A000h 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 A7FFh 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 B000h 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh

Ejercicio nro. 4
Se desea conectar un microprocesador con un campo de direccionamiento de 64Kb: Una banco de memoria ROM de 16Kb formado por CI de 4Kb en la parte baja (a partir de 0000h). Una memoria RAM de 24Kb formada por un CI de 16Kb y un CI de 8 Kb en la parte ms alta (hasta FFFFh). Se deber utilizar un CI 78LS139 para el mapeo de los dos bancos. La decodificacin deber ser completa. a) Realizar el mapa ampliado y reducido, sealando las lneas de decodificacin externas e internas. b) Realizar el circuito decodficador completo.

4Kb = 0000 1111 1111 1111 4Kb = 0FFF 8Kb = 0001 1111 1111 1111 8Kb = 1FFF 16Kb = 0011 1111 1111 1111

16Kb = 3FFF FFFF - 1FFF E000 DFFF - 3FFF A000


FFFFh DFFFh A000h 3FFFh 3000h 1FFFh 1000h RAM 8Kb RAM 16Kb Espacio Libre ROM 4 4Kb ROM 3 4Kb ROM 2 4Kb ROM 1 4Kb E000h 9FFFh 4000h 2FFFh 2000h 0FFFh 0000h

Mapa Ampliado
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0FFFh 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1000h 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFh 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000h 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 2FFFh 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 3000h 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFh 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000h 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 9FFFh 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A000h 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 DFFFh 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 E000h 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh

Ejercicio nro. 5
Se dispone del siguiente circuito de decodificacin de cuatro memorias.

Mapa Ampliado del circuito original


A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION Nro.de Chip 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 7BFFh 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8000h 2 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 EFFFh 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A000h 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8000h 4 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 DFFFh

7BFF

- 0000 7BFF 7BFF = 0111 1011 1111 1111 7BFF = 31760 Bits 7BFF = 30Kb Capacidad del Chip nro.1 = 30Kb EFFF - 8000 6FFF 6FFF = 0110 1111 1111 1111 6FFF = 28944 Bits 6FFF = 27Kb Capacidad del Chip nro.2 = 27Kb FFFF - A000 5FFF 5FFF = 0101 1111 1111 1111 5FFF = 24848 Bits 5FFF = 23Kb Capacidad del Chip nro.3 = 23Kb DFFF - 8000 5FFF

Capacidad del Chip nro.4 = 23Kb


FFFFh

Mapa Reducido del circuito original


EFFFh DFFFh Chip nro.4 Chip nro.2 8000h Espacio Libre 7BFFh Chip nro.1 0000h Chip nro.3 A000h

Mapa Reducido del circuito modificado


FFFFh

Chip nro.3 9FFFh 8000h A000h Chip nro.4 Espacio Libre

7BFFh

Chip nro.1 0000h

Mapa Ampliado del circuito modificado


A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION Nro.de Chip 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 7BFFh 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8000h 4 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 9FFFh 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A000h 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh

Ejercicio nro. 6
Se posee un microprocesador de 8088 configurado en modo mnimo, chips de memorias RAM de 32Kb y 16Kb y ROM de 64Kb con los cuales se desea conformar los siguientes bancos: Un banco de memoria RAM de 80K con inicio en 00000h Un banco de memoria ROM de 64K con final en FFFFFh Adems se desea mapear en I/O una PPI, la misma no tendr una direccin fija, se podr modificar dentro de 256 direcciones posibles modificables con un switch de 8 llaves, los bloques de memoria donde se podrn ubicar la PPI sern de la forma OXXOh a OXX3h donde XX son los 8 bits modificables (de OOh a FFh) La decodificacin deber ser completa. a) Realizar el circuito decodificador completo. A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00000h 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 07FFFh 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 08000h 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0FFFFh 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10000h 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 13FFFh 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 14000h 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 EFFFFh 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 F0000h 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh

Ejercicio nro. 7
Mediante una ROM pasar un cdigo Gray de 5 bits a otro binario puro. Indicar los cdigos que hay que grabar en cada posicin de memoria. . Graficar el circuito, indicando la conexin de cada pata de la memoria a) Realizar el mapa reducido y ampliado de cada memoria. b) Analizar cual ser el mximo tamao de cada bloque de memoria.

ROM ROM 32x4

Entradas: 5 bits Capacidad: 2^5 = 32 bits Salidas: 4 bits


GREY BINARIO A4 A3 A2 A1 A0 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 0 0 0 1 1 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 0 0 0 1 0 0 0 0 1 1 1 0 1 1 0 0 0 1 0 0 0 0 1 1 0 1 0 1 0 0 1

0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0

1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0

1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

DIRECCION DATO A4 A3 A2 A1 A0 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 0 0 0 1 1 1 0 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 0 1 0 1 1 1 1 1 0 1 0 0 1 1 1 0 1 0 1 1 0 1 0 1 0 1 1 0 0 0 1 0 1 1 1 1 0 1 0 1 0 0 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 1 1 1 0 1 1 0 0 1 0 1 1 0 1 0 0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 0 1 0 1 1 1 1 0 1 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 1 1 1 1 0 1 0 1 0 1 1 0 1 0 1 1 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 1 1 0 0 0 1 1 1 1 0 1 0 0 0 0 1 1 1 1

Ejercicio nro. 8
Usando una EPROM, desarrollar un circuito y listar los cdigos en hexadecimal que hay que grabar en cada posicin de memoria para que trabaje como un decodificador de BCD a 7 segmentos, con entradas para apagar (BI) y encender (LT) todos los segmentos. Especificar la EPROM. BCD 7 SEGMENTOS B C D a b c d e f g h A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0

A A3 0 0 0 0 0 0

BI LT

0 0 1 1 1 1

1 1 0 0 1 1

1 1 0 0 1 1

0 1 0 1 0 1

1 1 1 1 0 1

0 1 1 1 0 1

1 1 1 1 0 1

1 0 1 0 0 1

1 0 1 0 0 1

1 0 1 1 0 1

1 0 1 1 0 1

0 0 0 0 0 1

EPROM EPROM 16x8

Entradas: 4 bits Direcciones: 2^4 = 16 bits Salidas: 8 bits

DIRECCION DATO 0 F C 1 6 0 2 D A 3 F 2 4 6 6 5 B 6 6 B E 7 E 0 8 F E 9 E 6 14 0 0 15 F F

Ejercicico nro. 9
Describir los pasos para programar una EPROM. Analizar los diferentes algoritmos propuestos por los fabricantes. Estas memorias se graban mediante impulsos elctricos cuyo nivel de tensin es, en general mayor que el de los normales de operacin del circuito. Utilizan en su realizacin transistores MOS de puerta flotante. La grabacin consiste en inyectar portadores de carga en dicha compuerta mediante impulsos elctricos. El borrado se realiza mediante rayos ultravioleta y ha de preceder a la grabacin; para ello el circuito se coloca bajo una zona transparente que permite el paso de los estos rayos.

Los impulsos de grabacin se deben aplicar en un determinado terminal de Ia memoria. Las memorias EPROM han sido realizadas de varias formas de las que las principales son las siguientes: 1) Memoria EPROM en las que la tensin de grabacin se aplica a travs de un terminal independiente (Vpp). A su vez existen dos versiones de este tipo: 1)a. Memorias en las que el impulso de grabacin se da a travs de uno de los terminales de control de la lectura, en general, el de desinhibicin [Chip enable (CE)]. En este tipo de memoria EPROM, el terminal CE tiene dos misiones diferentes: * Actuar sobre el tercer estado de la salida junto con OE * Inhibir la escritura en la memoria y reducir la potencia consumida por el circuito integrado [Power Down (PWR DWN)]. 1)b. Memorias en las que el impulso de grabacin se da a travs de un terminal dedicado exclusivamente a dicha accin (PGM). Para grabar una informacin en una posicin de la memoria hay que realizar siguientes acciones simultneas: Poner en los terminales la direccin correspondiente a la direccin que se quiere introducir. Colocar en los terminales de salida/grabacin la informacin a grabar. Poner el terminal Vpp en el nivel de grabacin (que segn la memoria vara de 13 a 25 V) (En algunas memorias es necesario adems elevar la tensin de alimentacin por encima del valor que hay que aplicar para leerla). Poner la seal OB en nivel uno. Poner la seal CE en nivel cero. Aplicar un impulso de una cierta duracin al terminal PGM (la duracin del impulso depende del algoritmo de grabacin utilizado)

La lectura se realiza poniendo Vpp a nivel de 5V, OE y CE en nivel cero, y PGM a nivel uno.
Memorias EPROM en las que la tensin de grabacin se aplica a travs de uno de uno de los terminales de control (tpicamente el de desinhibicin de salida output enable OE). El fabricante de una memoria EPROM define en general mediante una tabla de funcionamiento los niveles que deben tener los distintos terminales para realizar las diferentes operaciones posibles. La tabla depende del tipo de memoria. En la siguiente tabla se supone: * El nivel cero corresponde a O V. * El nivel uno corresponde a 5 V. * La tensin de alimentacin Vcc adopta un nivel Vprog (superior a 5 V) durante la programacin y la verificacin. Tabla de funcionamiento de la memoria pasiva reprogramable EPROM Seales de Variables de Tensin de control direccin alimentacin Modo de operacin CE OE/Vpp Ak Ai Vcc Lectura 0 0 X X 5V Inhibicin de salida 0 1 X X 5V Mnimo consumo 1 X X X 5V (stand by) Programacin 0 Vpp X X Vprog Verificacin 0 0 X X Vprog Inhibicin de 1 Vpp X X Vprog programacin Identificacin inteligente 0 0 Vid 0 5V Fabricante 0 0 Vid 1 5V Dispositivo

Terminales salida/programacin Dni-1 D0 Informacin memoria Tercer estado Tercer estado Informacin externa Informacin memoria Tercer estado

Cdigo del fabricante Cdigo del circuito

El modo de operacin identificacin inteligente proporciona la posibilidad de que el sistema al que est acoplada la memoria pueda identificar su tipo, y el fabricante. Se suele utilizar para definir el modo de operacin, un bit de la direccin (en la tabla es Ak) que se debe colocar a un nivel de tensin superior a los 5 V , Vid (tensin de identificacin). Un segundo bit (en la tabla es Ai), permite distinguir entre el cdigo del fabricante y el cdigo del circuito. Para poder disear un sistema grabador de memorias EPROM es necesario conocer la relacin temporal que debe existir entre las distintas seales de control, que debe ser tambin proporcionada por el fabricante. En la siguiente figura se representan los diagramas temporales de las seales de control de la memoria EPROM (cuyos datos se expusieron en la tabla anterior) correspondientes la lectura (figura a) y a la grabacin (figura b). En la figura (b) se observa que el impulso de grabacin aplicado al terminal CE debe tener una determinada duracin tg, iniciarse en un cierto tiempo de establecimiento te despus de que las variables de direccin y la informacin externa estn estables, y acabar un cierto tiempo de mantenimiento tm antes de que la tensin del terminal OE/Vpp pase al nivel cero. Adems este ltimo se debe producir un cierto tiempo de recuperacin tr antes de que cambie la informacin externa para asegurar una correcta grabacin.

La grabacin de las memorias EPROM debe realizarse mediante un sistema digital concebido al efecto que genere las adecuadas seales de control. Existen diversas alternativas para su realizacin, que se diferencian tanto en el sistema fsico del grabador como en el algoritmo de grabacin ejecutado. En la siguiente figura se representa el algoritmo ms sencillo que consiste en introducir la informacin en las sucesivas posiciones mediante la aplicacin de un impulso en la entrada de grabacin (la PGM o la CE segn el tipo de memoria) de una duracin minima que garantice la grabacin (el valor tpico es de 50ms). Finalizada la grabacin se compara el contenido de la memoria grabada con la informacin original para comprobar que aqulla se ha realizado correctamente.

Un grabador que ejecute este algoritmo se puede realizar mediante una memoria de acceso aleatorio activa en la que se coloca la informacin a grabar y una unidad de control constituida por un contador con un nmero de estados igual al de posiciones. Pero muchas posiciones de una memoria EPROM necesitan un impulso de grabacin de duracin inferior al valor tpico antes citado y, por ello, el algoritmo de la figura anterior resulta poco eficiente en lo que a tiempo de grabacin se refiere. Por lo tanto, se puede realizar un grabador que ejecute un algoritmo ms rpido que se denomina algoritmo de grabacin inteligente y se representa en la figura que se muestra a continuacin. En lugar de aplicar un nico impulso de gran duracin a cada posicin, se aplican impulsos de menor duracin (valor tpico de 1ms). Despus de cada impulso se compara el contenido de la memoria con la informacin a grabar y si no coinciden se vuelve a aplicar un impulso de 1 ms. Esta accin se repite un mximo de 25 veces y en el caso de que no exista coincidencia, se considera que el circuito es defectuoso. Si la coincidencia se produce antes de que se hayan aplicado 25 impulsos, se aplica un nico impulso de duracin igual a 3 veces el nmero de

impulsos de 1 ms aplicados hasta ese instante para asegurar una correcta grabacin. A continuacin se incrementa la direccin en una unidad y se repite la secuencia de acciones. Una vez grabadas correctamente todas las posiciones se realiza una verificacin del contenido de toda la memoria y si el resultado es correcto se da por finalizada la grabacin.

La todava excesiva duracin del algoritmo de grabacin inteligente junto con la disminucin de la duracin mnima de los impulsos de grabacin propicion el desarrollo de un algoritmo ms eficiente que recibe el nombre de algoritmo rpido (Quick-pulse programming algorithm) y que se muestra a continuacin en la figura. La duracin del impulso I es menor (tpicamente de 100s) y no es necesario aplicar un impulso adicional para garantizar la correcta grabacin.

Tanto el algoritmo de grabacin inteligente como el rpido no se pueden realizar con un grabador cuya unidad de control sea un simple contador, y se necesita un procesador que contenga un programa que ejecute alguno de los algoritmos mostrados en las figuras anteriores. La solucin ms utilizada es un microcomputador cuyo diagrama se muestra en la figura a continuacin.

zcalo de fuerza de insercin nula

En la figura posee como perifricos uno o ms zcalos de fuerza de insercin nula conectados por medio de la unidad de acoplamiento adecuada a travs de la cual se aplican a la memoria EPROM situada en el zcalo los impulsos de duracin preestablecida. Un grabador de memorias EPROM se puede representar mediante un bloque en el que se indican el visualizador, el teclado y el zcalo para la memoria. La utilizacin de un microcomputador para la realizacin del grabador aporta entre otras las siguientes ventajas: Permite grabar diferentes memorias que necesitan seales de grabacin distintas unas de otras. Permite la grabacin de varias memorias en paralelo (utilizando varios zcalos). Mediante la dotacin de una unidad de comunicacin permite grabar en la memoria EPROM a partir de la informacin procedente de otro computador que, en general, es un sistema de desarrollo de programas para un determinado microprocesador. La principal aplicacin de las memorias EPROM es la de contener un microcomputador.

Ejercicio n10 Disear un circuito que transfiera datos de una memoria EPROM 27C64a una RAM 6264. La transferencia se debe iniciar al accionar un pulsador y terminar cuando se transfiri el dato de laltima posicin de memoria.

Ejercicio n11 Comparar los tiempos de respuesta de las memorias ROM, PROM Y EEPROM. Analizar diferencia y similitudes de estas. * ROM:(Memoria de slo lectura - Read Only Memory) es una clase de medio de almacenamiento. Los datos almacenados en la ROM no se puede modificar -al menos no de manera rpida o fcil- y se utiliza para contener el firmware (software que est estrechamente ligada a hardware especfico, y es poco probable que requieren actualizaciones frecuentes). En su sentido ms estricto, se refiere slo a ROM mscara ROM -en ingls MROM- (el ms antiguo tipo de estado slido ROM), que se fabrica con los datos almacenados en forma permanente, y por lo tanto, nunca puede ser modificada. Sin embargo, las ms modernas, como EPROM y Flash EEPROM se puede borrar y volver a programar varias veces, an siendo descritos como "memoria de slo lectura (ROM), porque el proceso de reprogramacin en general es poco frecuente, relativamente lento y, a menudo, no se permite la escritura en lugares aleatorios de la memoria. * PROM: Es una memoria digital donde el valor de cada bit depende del estado de un fusible (o antifusible), que puede ser quemado una sola vez. Por esto la memoria puede ser programada (pueden ser escritos los datos) una sola vez a travs de un dispositivo especial, un programador

PROM. Estas memorias son utilizadas para grabar datos permanentes en cantidades menores a las ROMs, o cuando los datos deben cambiar en muchos o todos los casos. * EPROM (Erasable Programmable Read-Only Memory - ROM programable borrable de slo lectura). Es un tipo de memoria ROM no voltil. Est formada por celdas de FAMOS (Floating Gate AvalancheInjection Metal-Oxide Semiconductor) o transistores de puerta flotante, cada uno de los cuales viene de fbrica sin carga, por lo que son ledos como 0. Se programan mediante un dispositivo electrnico que proporciona voltajes superiores a los normalmente utilizados en los circuitos electrnicos. Las celdas que reciben carga se leen entonces como un 1. Una vez programada, una EPROM se puede borrar solamente mediante exposicin a una fuerte luz ultravioleta. Esto es debido a que los fotones de la luz excitan a los electrones de las celdas provocando que se descarguen. Las EPROMs se reconocen fcilmente por una ventana transparente en la parte alta del encapsulado, a travs de la cual se puede ver el chip de silicio y que admite la luz ultravioleta durante el borrado. Fueron siendo sustituidas progresivamente por EEPROMs (para fabricacin de pequeas cantidades donde el coste no es lo importante) y por memoria flash (en las de mayor utilizacin). Una EPROM programada retiene sus datos durante diez o veinte aos, y se puede leer un nmero ilimitado de veces. Para evitar el borrado accidental por la luz del sol, la ventana de borrado debe permanecer cubierta. * EEPROM o EPROM: (Electrically-Erasable Programmable Read-Only Memory (ROM programable y borrable elctricamente). Es un tipo de memoria ROM que puede ser programado, borrado y reprogramado elctricamente, a diferencia de la EPROM que ha de borrarse mediante un aparato que emite rayos ultravioletas. Son memorias no voltiles. Las celdas de memoria de una EPROM estn constituidas por un transistor MOS, que tiene una compuerta flotante, su estado normal esta cortado y la salida proporciona un 1 lgico. Aunque una EEPROM puede ser leda un nmero ilimitado de veces, slo puede ser borrada y reprogramada entre 100.000 y un milln de veces. Una gran limitacin de la EEPROM es que sufre de desgaste y con la tecnologa disponible un bit despus de 100,000 escrituras o ms deja de ser confiable. Es una memoria lenta, pero persistente.

Das könnte Ihnen auch gefallen