Fundamentos de Electrnica (3.3.

070)

Reguladores Lineales de Tensin

Proteccin Foldback
Ing. Oscar D. Gatica Zurro

11

Fundamentos de Electrnica (3.3.070)

Reguladores Lineales de Tension.

Proteccin contra sobrecargas.
Lmite de corriente con retroceso foldback
Introduccin General: La tendencia actual en el diseo de fuentes de alimentacin de varias salidas es utilizar reguladores conmutados para aprovechar sus ventajas y utilizar despus reguladores lineales para conseguir tensiones de salida ms limpias y mejor reguladas. Consideremos el siguiente diagrama en bloques de un regulador lineal:

Recordemos su funcionamiento bsico. Circuitos de proteccin: Los reguladores estn equipados con un circuito de proteccin cuyo propsito es limitar la corriente del elemento de control. Los circuitos de proteccin se disean para estar inactivos bajo condiciones de operacin normal y activarse tan pronto como se intente exceder el correspondiente lmite de seguridad. El propsito del circuito de proteccin contra sobrecarga es evitar que la corriente que circula por el transistor serie, exceda un nivel de seguridad predeterminado, como sucedera, por ejemplo, en el caso de cortocircuitar la salida. La primera tcnica, en su forma ms simple, se implementa con otro transistor (Q 2) y una resistencia (RSC) segn se indica en la siguiente figura. La funcin de RSC es chequear el valor de IE1 y desarrollar una cada de tensin de valor suficiente para hacer que el transistor de vigilancia conduzca cuando IE1 alcance un nivel predeterminado de seguridad, IE1(max)=ISC. -2Ing. Oscar Gatica Zurro

Fundamentos de Electrnica (3.3.070)

Esto se consigue imponiendo la condicin:

( )

Incluso con este circuito de limitacin de corriente, el transistor en serie, se puede calentar excesivamente bajo condiciones de cortocircuito de larga duracin. Por ello, se utiliza tambin, la segunda tcnica de proteccin contra sobrecarga, denominada limitacin de corriente foldback, basado en el circuito que se describe a continuacin (a). La idea de la limitacin foldback es reducir la corriente y la tensin de la carga cuando ocurren las condiciones de sobrecarga. Puede verse adems la caracterstica VO IO tpica de una fuente de alimentacin con una proteccin foldback (b).

Bajo condiciones normales de carga, R1; R2 y Q2 no tienen efecto en la operacin del circuito. Bajo condiciones de sobrecarga, la cada de tensin en RSC har que Q2 conduzca, robando corriente de base a Q1 y produciendo una disminucin en la tensin de salida. La disminucin de VO reduce an ms la tensin en emisor de Q2, haciendo que se sature y reduciendo an ms la corriente y la tensin de la carga. -3Ing. Oscar Gatica Zurro

Fundamentos de Electrnica (3.3.070) La corriente de cortocircuito, no debe ser demasiado pequea; una eleccin tpica es Clculos de dimensionamiento: Vamos a emplear un circuito basado en el LM723QML de National Semiconductors. Consideremos el siguiente circuito equivalente, observando los terminales disponibles:

Deseamos implementar una configuracin con proteccin foldback, por ejemplo podemos utilizar el siguiente circuito de aplicacin:

-4Ing. Oscar Gatica Zurro

Fundamentos de Electrnica (3.3.070) Resulta conveniente realizar el siguiente circuito de anlisis:

V+

REFERENCIA DE TENSIN

Vref R1 R2

N.I. + AMPLIFICADOR DE ERROR INV Frec. Comp.

Vc

Simulacin de carga variable Al Canal Vertical del Osciloscopio

Q1 Vout

VA
R3 Rsc

C.S.

VL
Q3 Q2

C.L.

RB

VX

R4 Rs Al Canal Horizontal del Osciloscopio

En el osciloscopio, midiendo en el canal vertical, la tensin de salida, y en el canal horizontal, la cada de tensin en Rs, que resulta proporcional a la corriente de salida del regulador. Se podr observar, empleando el modo graficador X Y, el siguiente grfico:
Tensin de Salida

(VO)

A Vout

ISC

IK

Corriente de Salida (IO)

Para lograr dicha medicin, el valor de Rs deber ser bajo y se emplear un generador de funciones con una seal diente de sierra para obtener el barrido de los valores de corriente de carga que se desean estudiar. -5Ing. Oscar Gatica Zurro

Fundamentos de Electrnica (3.3.070) Debemos realizar el clculo analtico de los valores de resistencias R1, R2, R3 y R4 que deben emplearse para condiciones de diseo dadas por: VO, IK e ISC . Clculo de R1 y R2: Se trata del divisor de tensin que empleamos para obtener tensiones de salida VL < VREF (Tipico: 7.15 V). En este caso: Donde podemos adoptar un valor de IREF < 1 mA segn indica la hoja de datos y determinar as R1 y R2.

Clculo de R3 y R4: Analizaremos el siguiente procedimiento, basndonos en los puntos A y B del grfico anterior. En el punto A tenemos: VO=Vout IO=IK Podemos determinar que:

En consecuencia: ( Ahora despejamos: ( Por lo tanto: ) )

-6Ing. Oscar Gatica Zurro

Fundamentos de Electrnica (3.3.070)

( ) En el punto B tenemos: VO = 0 IO = ISC Podemos determinar que:

En consecuencia:

Despejando: ( )

Igualando (1) y (2) ( Operando: ( ) ( ( ( [( ) ) ] ) ) )

-7Ing. Oscar Gatica Zurro

Fundamentos de Electrnica (3.3.070)

-8Ing. Oscar Gatica Zurro