Sie sind auf Seite 1von 13

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

CIRCUITOS SEQÜENCIAIS

Um modo de classificar os circuitos digitais seria subdividi-los em:

- circuitos combinacionais;

- circuitos seqüenciais.

Os circuitos combinacionais são aqueles em que as saídas dependem unicamente das entradas, seguem a lógica combinacional e utiliza a álgebra de Boole como ferramenta. Pode-se representar um circuito combinacional qualquer através de um modelo genérico como abaixo:

Entradas

Circuito

Combinacional

genérico como abaixo: Entradas Circuito Combinacional Saídas Um circuito seqüencial possui uma realimentação

Saídas

Um circuito seqüencial possui uma realimentação da saída para a entrada, denominada estado interno, cuja principal característica é fazer com que as saídas sejam dependentes das entradas atuais e de estados ocorridos anteriormente.

das entradas atuais e de estados ocorridos anteriormente. Circuito Combnacional Estado interno Entradas Saídas O
Circuito Combnacional Estado interno
Circuito
Combnacional
Estado
interno

Entradas

Saídas

O estado interno funciona como uma memória que armazena informações de eventos passados exigidos para o funcionamento apropriado do circuito. Os circuitos seqüenciais dividem-se em síncronos e assíncronos. As funções lógicas, tabelas verdade e Mapas de Karnaugh são utilizadas também no estudo destes circuitos.

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

BIESTÁVEIS OU FLIP-FLOPS

Os flip-flops são os circuitos seqüenciais mais elementares e possuem a capacidade de armazenar a informação neles contida. Representam a unidade elementar de memória de 1 bit (binary digit), ou seja, funcionam como um elemento de memória por armazenar níveis lógicos temporariamente. São chamados de biestáveis porque possuem dois estados lógicos estáveis, geralmente representados por “0” e “1”. Nem todos os circuitos estão disponíveis na forma de circuito integrado. Os catálogos dividem os biestáveis em flip-flops e latches.

- Flip-flops: tipos “D” e “JK” disparados pela borda;

- Latches: “RS” e “D” disparado por nível.

Existe um outro tipo, o flip-flop “T” que pode não estar presente em catálogos de circuitos integrados, mas pode ser construído a partir dos outros tipos existentes.

FLIP-FLOP TIPO RS (OU LATCH) ASSÍNCRONO

S(t)

R(t)

FLIP-FLOP TIPO RS (OU LATCH) ASSÍNCRONO S(t) R(t) Q(t) Q(t) O flip-flop RS assíncrono constitui a

Q(t)

Q(t)

O flip-flop RS assíncrono constitui a base de todos os outros modelos de flip-

flop.

Notação:

- Q(t) e Q(t) são por definição complementares;

- R(t) e S(t) são as entradas atuais;

- Q(t) é a saída atual;

- Q(t+1) é o próximo estado (novo valor de Q(t) após a transição).

Tabela de transição do flip-flop:

R(t)

S(t)

Q(t)

Q(t+1)

0

0

0

1 – situação proibida

0

0

1

1 – situação proibida

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

0

1

0

1

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

0

1

1

1

1

O próximo estado (Q(t+1)) é obtido aplicando-se os valores atuais R(t) e S(t) nas entradas e considerando o estado atual de saída Q(t). Como exemplo para montar a tabela de transição consideremos a terceira situação da tabela, em que no instante “t” é aplicado na entrada S um sinal de nível lógico “1”, na entrada R um sinal de

nível lógico “0” e a saída Q possui nível lógico “0” (consequentemente a saída Q complementar possui nível lógico “0”).

S(t)=1 Q(t)=1 Q(t)=0 R(t)=0
S(t)=1
Q(t)=1
Q(t)=0
R(t)=0

Entradas e saídas no instante “t”.

Logo após o instante “t”, a entrada R(t) produz na saída de sua porta lógica o nível lógico “1”, ou seja, muda Q(t) de “0” para “1”, repetindo este valor na entrada da outra porta lógica pela ligação interna. Entradas e saídas logo após “t” (tempo para atualizar Q(t)).

S(t)=1 Q(t)=1 1 Ligação interna Q(t)=1 R(t)=0
S(t)=1
Q(t)=1
1
Ligação interna
Q(t)=1
R(t)=0

A outra porta lógica da entrada S atualiza sua saída Q de “1” para “0”, de acordo com suas entradas (S=”1” e “1”). Entradas e saídas do flip-flop no instante “t+1” (saídas com valores estáveis).

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

As saídas se estabilizam em “t+1”, permanecendo com estes valores até a aplicação de novos sinais nas entradas que mudem estes estados. Procede-se de maneira similar para a montagem do restante da tabela de transição.

S(t)=1 Q(t)=0 1 0 Q(t)=1 R(t)=0
S(t)=1
Q(t)=0
1
0
Q(t)=1
R(t)=0

O intervalo de tempo entre a aplicação dos sinais nas entradas S e R até a

atualização das saídas Q e Q é chamado de t ap – tempo de atraso de propagação. Convém observar que antes dos valores nas saídas se estabilizarem pode ocorrer uma mudança momentânea dos valores, como no exemplo acima: num instante

entre “t” e “t+1” as duas saídas Q e Q possuem o mesmo valor “1”. Apesar dos circuitos eletrônicos atuais de flip-flops alcançarem uma velocidade muito alta de atualização das saídas (t ap muito pequeno) é necessário um sincronismo entre o flip- flop e os circuitos ligados às suas saídas para que estes não detectem este estado momentâneo de instabilidade.

Tabela de função:

A tabela de função é obtida a partir da tabela de transição, agrupando-se os valores iguais de R(t) e S(t) para se obter um valor desejado no estado seguinte

Q(t+1). Esta tabela mostra as características básicas de funcionamento do flip-flop.

R(t)

S(t)

Q(t+1)

0

0

Proibido

0

1

1

1

0

0

1

1

Q(t)

Equação de transição É obtida a partir da tabela de transição. S(t)Q(t)

00 01 11 10 0 1 1 1 1 1 1
00
01
11
10
0
1
1
1
1
1
1

R(t)

Q(t+1) = R(t) + S(t).Q(t)

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

Esta equação é utilizada na análise dos circuitos sequenciais.

Tabela de excitação:

A tabela de excitação possibilita saber os valores das excitações, R(t) e S(t), quando ocorre uma transição Q(t) para Q(t+1). Utilizamos a equação de transição para gerar uma tabela de transição. Esta tabela é utilizada na síntese dos circuitos sequenciais, pois em função das transições que deverão ocorrer, podemos saber os valores das excitações. Conhecendo-se os valores nas entradas de excitação pode- se determinar os circuitos combinacionais que irão propiciar as transições desejadas nos flip-flops.

Q(t)

Q(t+1)

T(t)

0

0

0

0

1

1

1

0

1

1

1

0

O nome “RS” deve-se a função realizada de “SET” e “RESET”, ou seja, o RESET limpa a saída levando a mesma para “0”. O SET leva a mesma para “1”. Nos demais flip-flops que serão analisados não serão apresentados os circuitos internos, no entanto, serão estudados de forma idêntica ao flip-flop RS. Para facilitar a representação em diagramas os flip-flops possuem um símbolo alternativo no diagrama abaixo:

Entradas diretas

S Q _ R Q
S Q
_
R
Q
possuem um símbolo alternativo no diagrama abaixo: Entradas diretas S Q _ R Q Cefet/PR –

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

As entradas diretas são utilizadas para estabelecer um estado inicial para o flip-flop, ou para manter o flip-flop em um estado particular independente dos dados presentes nas entradas. Denominação das entradas SET, PRESET leva a saída para “1”; RESET, CLEAR leva a saída para “0”. O efeito das entradas diretas pode ser observado na tabela abaixo:

das entradas diretas pode ser observado na tabela abaixo: Flip-Flop tipo D A denominação “D” se

Flip-Flop tipo D

A denominação “D” se deve a “dado” (data). Nas operações deste flip-flop, o mesmo transfere sua entrada para a saída.

flip-flop, o mesmo transfere sua entrada para a saída. Símbolo: Tabela de transição: D Q _

Símbolo:

Tabela de transição:

D Q _ CK Q
D Q
_
CK Q

D(t)

Q(t)

Q(t+1)

0

0

0

0

1

0

1

0

1

1

1

1

Tabela de função:

D(t)

Q(t+1)

0

0

1

1

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

Equação de transição:

Q(t+1) = D(t). Q(t) + D(t).Q(t)

Q(t+1) = D(t).(Q(t) + Q (t)) Q(t+1) = D(t)

O flip-flop tipo D é o melhor exemplo de uma memória, isto é, o dado na

entrada D(t) é armazenado na saída Q(t+1).

Tabela de excitação:

É obtida da tabela de transição fazendo-se um rearranjo das linhas.

Q(t)

Q(t+1)

D(t)

0

0

0

0

1

1

1

0

0

1

1

1

Flip-Flop tipo T

0 1 1 1 0 0 1 1 1 Flip-Flop tipo T A denominação “T” deve-se

A denominação “T” deve-se a “Toggle”, que no flip-flop T está associado a

mudança (Q(t)), sempre que a entrada T(t) estiver em 1. Símbolo:

Tabela de transição:

Q(t+1) = R (t) + S(t).Q(t)

0

= R (t) + S(t).0

1

= R (t) + S(t).0

0

= R (t) + S(t).1

1

= R (t) + S(t).1

Tabela de função:

T J Q Q CP _ CK K Q Q R
T J
Q Q
CP
_
CK K
Q Q
R

Q(t)

Q(t+1)

R(t)

S(t)

0

0

1

X

0

1

0

1

1

0

1

0

1

1

X

X

É obtida a partir da tabela de transição para uma mesma entrada T(t).

T(t)

Q(t+1)

0

Q(t)

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

Equação de transição

1

Q(t)

Q(t+1) = T(t)Q(t) + T(t)Q(t)

Q(t+1) = T(t) Q(t)

Tabela de excitação:

T(t)

Q(t)

Q(t+1)

0

0

0

0

1

1

1

0

1

1

1

0

Observa-se na tabela de função que se T(t)=0, o próximo estado será igual ao estado anterior, ou seja, nada acontece na saída. Porém, se T(t)=1, a saída será

complementada. Esta característica confere ao flip-flop a capacidade de divisão por

2.

confere ao flip-flop a capacidade de divisão por 2. Flip-Flop RS Síncrono Este flip-flop apresenta uma

Flip-Flop RS Síncrono

a capacidade de divisão por 2. Flip-Flop RS Síncrono Este flip-flop apresenta uma terceira entrada a

Este flip-flop apresenta uma terceira entrada a mais denominada CK (clock) a qual determina através de um sinal externo, o instante de atualização das saídas. Para propiciar o sequenciamento no tempo os flip-flops necessitam de um sinal externo de entrada chamado pulso de clock (relógio) entrada de relógio.

Uma entrada de dados sincronizada por relógio é aquela que não provoca uma mudança instantânea (imediata) na saída;

Um relógio pode controlar um grande número de flip-flops, forçando-os a mudar de estado simultaneamente e de forma previsível.

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

Por simplicidade se fará a análise na estrutura do flip-flop RS já estudado:

Símbolo:

R

Q

CK

S

 

Q

Símbolo lógico do flip-flop RS síncrono

S   Q Símbolo lógico do flip-flop RS síncrono Neste circuito, quando a entrada CK está

Neste circuito, quando a entrada CK está no nível lógico “’0” as saídas Q e Q permanecem inalteradas independentemente das variações das entradas R e S, ou seja, a entrada CK no nível lógico “0” inibe as entradas R e S. Caso contrário, quando a entrada CK está no nível lógico “1” as entradas R e S podem definir as

saídas Q e Q. É importante ressaltar que os tempos dos níveis “0”e “1” do pulso de clock devem ser maiores que o tempo de atraso das portas lógicas do circuito para estabilizar as saídas, para que estas se atualizem sem problemas. Nos circuitos que operam por relógio, as transições podem ocorrer na borda positiva, negativa ou a nível. Nos manuais, a tabela de função é notificada da seguinte forma:

ou a nível. Nos manuais, a tabela de função é notificada da seguinte forma: Cefet/PR –

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

Flip-Flop tipo JK

J

CK

K

Prof. Luiz Marcelo Chiesse da Silva Flip-Flop tipo JK J CK K Q Q A tabela

Q

Q

A tabela de transição do flip-flop JK é praticamente igual a tabela do flip-flop RS síncrono, com exceção da situação em que J=K=”1” em que, logo que o pulso

CK muda de “0” para “1” as saídas Q e Q se complementam, ou seja, passam de “0” e “1” para “1” e “0” respectivamente ou vice-versa. Esta complementação das saídas e a realimentação às portas lógicas de entrada provocam sucessivas complementações (oscilação) enquanto o nível de clock CK encontra-se em “1”. Tal característica também existe no flip-flop T. Tabela de transição:

também existe no flip-flop T. Tabela de transição: Tabela de função É obtida a partir da

Tabela de função É obtida a partir da tabela de transição para um mesmo par J(t) K(t).

J(t)

K(t)

Q(t+1)

0

0

Q(t)

0

1

0

1

0

1

1

1

Q

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

Equação de transição:

Obtida aplicando-se o mapa “k” na tabela de transição.

Obtida aplicando-se o mapa “k” na tabela de transição. Tabela de excitação: A oscilação encontrada quando

Tabela de excitação:

“k” na tabela de transição. Tabela de excitação: A oscilação encontrada quando J=K=”1” não é

A oscilação encontrada quando J=K=”1” não é desejável pois o flip-flop torna- se instável (não biestável).

Flip-flop JK Mestre Escravo

Duas características são comuns a sistemas digitais sequenciais:

1. um clock (relógio) comum é utilizado para todos os flip-flops do sistema;

2. os dados de entrada dos flip-flops podem ser derivados inteiramente ou em parte

das saídas de outros flip-flops; Onde estas características existem, um flip-flop que responde quando o clock muda de “0” a “1’ acarreta o problema em que o flip-flop responde não somente aos dados presentes nas suas entradas antes da transição do clock, mas também a novos dados apresentados como resultado de que outros flip-flops tenham mudado sua saída. Considere o circuito abaixo:

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

– Flip-Flops Prof. Luiz Marcelo Chiesse da Silva O circuito Mestre-Escravo Mestre (Master) Escravo (Slave)
O circuito Mestre-Escravo Mestre (Master) Escravo (Slave) R=R M Q M =R S Q S
O circuito Mestre-Escravo
Mestre (Master)
Escravo (Slave)
R=R M
Q
M =R S
Q
S =Q
Q
S =Q
Q
M =S S
S=S M

Na transição de “0” para “1” do sinal de clock, o flip-flop mestre é habilitado e sofre transição de acordo com as entradas RS e o flip-flop escravo é desabilitado (Q(t+1) = Q(t)). Na transição de “1” para “0” do clock, o flip-flop mestre é desabilitado e o flip-flop escravo é habilitado sofrendo transição de acordo com a saída do mestre.

Análise de Circuitos Digitais – Flip-Flops

Prof. Luiz Marcelo Chiesse da Silva

Nota-se que a transição final ocorre após a transição de “1”para “0”, isto é, no final do pulso do clock. No flip-flop mestre-escravo, uma transição ocorre durante toda a duração do clock.

CI 7473: 2 flip-flops JK Mestre-Escravo

 

Entradas

Saídas

CLR

C

J

K

Q(t+1)

Q(t+1)

L

X

X

X

L

H

H

L

L

Q(t)

Q(t)

H

H

L

H

L

H

L

H

L

H

H

H

H

comuta