06/12/2011

TABLAS DE EXCITACIN DE LOS FLIP FLOPS

TABLAS DE EXCITACION

Durante el proceso de diseo, normalmente conocemos la transicin del estado presente al estado siguiente. Deseamos encontrar las condiciones de entrada del Flip Flop que causan la transicin requerida. Por lo anterior necesitamos una tabla que incluya las entradas requeridas que producen el cambio de estado. Estas tablas son conocidas como tablas de excitacin.
Ing. Miguel Aguilar DISEO DIGITAL 1 Ing. Miguel Aguilar DISEO DIGITAL 2

TABLA DE EXCITACIN J-K

Antes de que iniciemos el proceso de diseo de los circuitos de decodificacin para cada entrada J y K debemos repasar la operacin del Flip Flop J-K, usando un enfoque diferente.

TRANSICION 0 0 Esto puede suceder cuando J=K=0 (Condicin sin cambio) o J=0 y K=1 (Condicin de borrado). De esta manera, J debe permanecer en 0, pero K puede tener cualquier nivel.
Ing. MIguel Aguilar DISEO DIGITAL 3 Ing. MIguel Aguilar DISEO DIGITAL 4

TRANSICION 0 1 Esto puede suceder cuando J=1 y K=0 (Condicin de establecimiento) o J=K=1 (Condicin de cambio de estados). De esta manera, J debe permanecer en 1, pero K puede tener cualquier nivel.
Ing. MIguel Aguilar DISEO DIGITAL 5

TRANSICION 1 0 Esto puede suceder cuando J=0 y K=1 o J=K=1. De esta manera, K debe permanecer en 1, pero J puede tener cualquier nivel.
Ing. MIguel Aguilar DISEO DIGITAL 6

06/12/2011

TRANSICION 1 1 Esto puede suceder cuando J=K=0 o J=1 y K=0. De esta manera, K debe permanecer en 0, pero J puede tener cualquier nivel.
Ing. MIguel Aguilar DISEO DIGITAL 7 Ing. MIguel Aguilar DISEO DIGITAL 8

PASO 2

PROCEDIMIENTO DE DISEO
PASO 1

Se determina el numero de bits deseado (Flip Flop) y la secuencia de conteo que se necesita. C
0 0 0 0 1 0 0
Ing. MIguel Aguilar

Se dibuja el diagrama de transicin de estados mostrando todos los estados posibles, incluyendo los que no son parte de la secuencia de conteo deseada.

B
0 0 1 1 0 0 0

A
0 1 0 1 0 0 1
DISEO DIGITAL 9 Ing. MIguel Aguilar DISEO DIGITAL

Disearemos un contador de tres bits que realice la secuencia que se muestra en la tabla. Note que esta secuencia no incluye los estados 101, 110 y 111 (Estados Indeseables).

El ingeniero de diseo puede elegir que cada uno de estos estados indeseables pase a cualquier estado despus de la aplicacin del siguiente pulso de reloj. Se elegir que vayan al estado 000, a partir de all se generara la secuencia correcta.

10

PASO 3

PASO 4

Se usa el diagrama de transicin de estados para preparar una tabla en la que se listen todos los estados PRESENTES as como los SIGUIENTES.

Para cada entrada J y K se agrega una columna. Para cada estado PRESENTE se indican los niveles requeridos en cada entrada J y K, con el fin de producir la transicin al estado siguiente.

Ing. MIguel Aguilar

DISEO DIGITAL

11

Ing. MIguel Aguilar

DISEO DIGITAL

12

06/12/2011

PASO 5

Se disean los circuitos lgicos para generar los niveles requeridos en cada entrada J y K.

Ing. MIguel Aguilar

DISEO DIGITAL

13

Ing. MIguel Aguilar

DISEO DIGITAL

14

KA = 1

_ JB = AC

Ing. MIguel Aguilar

DISEO DIGITAL

15

Ing. MIguel Aguilar

DISEO DIGITAL

16

Ing. MIguel Aguilar

DISEO DIGITAL

17

Ing. MIguel Aguilar

DISEO DIGITAL

18

06/12/2011

PASO 6

Se implementan las expresiones finales.

Los circuitos lgicos para cada entrada J y K se implementan a partir de las expresiones que se obtuvieron de los mapas K.

Ing. MIguel Aguilar

DISEO DIGITAL

19

Ing. MIguel Aguilar

DISEO DIGITAL

20

CONTROL DE UN MOTOR DE PASOS

KA = 1

Este tipo de motor gira por pasos, por lo general 15 por cada uno, en lugar de realizar un movimiento continuo.

Las bobinas dentro del motor se deben energizar o desenergizar en una secuencia especifica para producir esta accin de pasos.

Ing. MIguel Aguilar

DISEO DIGITAL

21

Ing. MIguel Aguilar

DISEO DIGITAL

22

Los sistemas digitales por lo general se usan con el fin de controlar la corriente en cada una de las bobinas del motor.

Los motores de pasos se emplean ampliamente en situaciones en las que se necesita un control exacto de la posicin, como el posicionamiento de cabezas de lectura/escritura de discos magnticos, en el control de cabezas de impresin, y en robots.

Para que el motor gire de manera apropiada las bobinas 1 Y 2 siempre deben estar en sentidos opuestos; es decir, cuando la bobina 1 esta energizada, la bobina 2 no lo esta y viceversa. Lo mismo se aplica a las bobinas 3 y 4.
Ing. MIguel Aguilar DISEO DIGITAL 23

Ing. MIguel Aguilar

DISEO DIGITAL

24

06/12/2011

Se observa que en todos los casos la entrada de direccin D, no cambia al pasar del estado PRESENTE al SIGUIENTE, porque se trata de una entrada independiente que se mantiene en ALTO o BAJO, a medida que el contador pasa por su secuencia.

Ing. MIguel Aguilar

DISEO DIGITAL

25

Ing. MIguel Aguilar

DISEO DIGITAL

26

Ing. MIguel Aguilar

DISEO DIGITAL

27

Ing. MIguel Aguilar

DISEO DIGITAL

28

Ing. MIguel Aguilar

DISEO DIGITAL

29

Ing. MIguel Aguilar

DISEO DIGITAL

30

06/12/2011

El cdigo Gray es un cdigo sin pesos y no aritmtico, es decir, no existen pesos especficos asignados a las posiciones de los bits. La caracterstica mas importante del cdigo Gray es que solo varia un bit de un cdigo al siguiente. Esta propiedad es importante en muchas aplicaciones, tales como los codificadores de eje de posicin, en los que la susceptibilidad de error aumenta con el numero de cambios de bit entre nmeros adyacentes dentro de una secuencia.

Ing. MIguel Aguilar

DISEO DIGITAL

31

Ing. MIguel Aguilar

DISEO DIGITAL

32

Disear el circuito secuencial sncrono correspondiente al diagrama de estados de un contador bsico en cdigo Gray.

Ing. MIguel Aguilar

DISEO DIGITAL

33

Ing. MIguel Aguilar

DISEO DIGITAL

34

Ing. MIguel Aguilar

DISEO DIGITAL

35

Ing. MIguel Aguilar

DISEO DIGITAL

36

06/12/2011

Ing. MIguel Aguilar

DISEO DIGITAL

37

Ing. MIguel Aguilar

DISEO DIGITAL

38

Ing. MIguel Aguilar

DISEO DIGITAL

39

Ing. MIguel Aguilar

DISEO DIGITAL

40

Disear un circuito secuencial cuyo diagrama de estados se presenta en la figura siguiente. Utilizar Flip Flops JK.

Las lneas guas son etiquetadas con un solo digito binario, por lo tanto podemos concluir que existe una variable de entrada y no hay variables de salida (El estado de los Flip Flops pueden considerarse las salidas del circuito). Dos Flip Flops son necesarios para representar los cuatro estados. La variable de entrada es designada X.
Ing. MIguel Aguilar DISEO DIGITAL 41

Ing. MIguel Aguilar

DISEO DIGITAL

42

06/12/2011

TABLA DE EXCITACION

TABLA DE ESTADOS

Ing. MIguel Aguilar

DISEO DIGITAL

43

Ing. MIguel Aguilar

DISEO DIGITAL

44

DIAGRAMA DE BLOQUES CIRCUITO SECUENCIAL

Ing. MIguel Aguilar

DISEO DIGITAL

45

Ing. MIguel Aguilar

DISEO DIGITAL

46

Ing. MIguel Aguilar

DISEO DIGITAL

47

Ing. MIguel Aguilar

DISEO DIGITAL

48

06/12/2011

Ing. MIguel Aguilar

DISEO DIGITAL

49

Ing. MIguel Aguilar

DISEO DIGITAL

50

DISEO CON FLIP FLOP TIPO D

TABLA DE ESTADO PARA DISEO CON FLIP FLOP D

El tiempo requerido para disear un circuito secuencial puede ser reducido ya que el siguiente estado es igual a su entrada D. No se requiere una tabla de excitacin a diferencia de los otros tipos de Flip Flops.

Ing. MIguel Aguilar

DISEO DIGITAL

51

Ing. MIguel Aguilar

DISEO DIGITAL

52

Ing. MIguel Aguilar

DISEO DIGITAL

53

Ing. MIguel Aguilar

DISEO DIGITAL

54

06/12/2011

Ing. MIguel Aguilar

DISEO DIGITAL

55

Ing. MIguel Aguilar

DISEO DIGITAL

56

DISEO DE CIRCUITOS SECUENCIALES CON ESTADOS NO UTILIZADOS

Existen ocasiones cuando un circuito secuencial puede tener menos que el mximo numero de estados 2m para m Flip Flops. Cuando simplificamos las funciones de entrada de los Flip Flops, los estados no utilizados pueden tratarse como condiciones irrelevantes.
Ing. MIguel Aguilar DISEO DIGITAL 57 Ing. MIguel Aguilar DISEO DIGITAL 58

Considere la tabla de estados mostrada a continuacin. Hay cinco estados utilizados 001, 010, 011, 100, y 101. Los otros tres estados, 000, 110, y 111 no son utilizados.

TABLA CON ESTADOS NO UTILIZADOS

TABLA CON ESTADOS NO UTILIZADOS

Ing. MIguel Aguilar

DISEO DIGITAL

59

Ing. MIguel Aguilar

DISEO DIGITAL

60

10

06/12/2011

Ing. MIguel Aguilar

DISEO DIGITAL

61

Ing. MIguel Aguilar

DISEO DIGITAL

62

Ing. MIguel Aguilar

DISEO DIGITAL

63

Ing. MIguel Aguilar

DISEO DIGITAL

64

Ing. MIguel Aguilar

DISEO DIGITAL

65

Ing. MIguel Aguilar

DISEO DIGITAL

66

11

06/12/2011

Ing. MIguel Aguilar

DISEO DIGITAL

67

Ing. MIguel Aguilar

DISEO DIGITAL

68

DIAGRAMA DE ESTADOS

Ing. MIguel Aguilar

DISEO DIGITAL

69

Ing. MIguel Aguilar

DISEO DIGITAL

70

DISEO DE CONTADORES ASINCRONOS Y SINCRONOS

CONTADORES

Un circuito secuencial que pasa a travs de una prescrita secuencia de estados en respuesta a la aplicacin de pulsos de entrada, es llamado contador. Los pulsos de entrada pueden ser pulsos de reloj o pueden originarse de una fuente externa. Ocurren en definidos intervalos de tiempo o aleatoriamente. La secuencia de estados puede seguir un conteo binario o cualquier otra secuencia de estados. Son utilizados para contar el numero de veces que ocurre un evento y para generar secuencias de tiempo y as controlar operaciones en un sistema digital.

Ing. MIguel Aguilar

DISEO DIGITAL

71

Ing. MIguel Aguilar

DISEO DIGITAL

72

12

06/12/2011

CONTADOR ASINCRONO (ONDULANTE O DE RIZO) DE 4 BITS

CONTADORES ASINCRONOS

El termino asncrono se refiere a sucesos que no poseen una relacin temporal fija entre ellos . Un contador asncrono es aquel en que los Flip Flops no cambian de estado exactamente al mismo tiempo, dado que no comparten el mismo pulso de reloj.
Ing. MIguel Aguilar DISEO DIGITAL 73 Ing. MIguel Aguilar DISEO DIGITAL 74

DISEO DE UN RELOJ DIGITAL

Las computadoras disponen de un contador interno que puede programarse para distintas frecuencias y duraciones de tonos produciendo msica. Para seleccionar un tono concreto, la instruccin programada selecciona un valor divisor que es enviado al contador. El divisor configura al contador de modo que divida la frecuencia bsica del reloj del perifrico de 1.19 MHZ (Valor estndar para todas las PC), para generar un tono de audio. La duracin de un tono tambin se puede definir mediante una instruccin de programa; por tanto se utiliza un contador bsico para generar melodas controlando la frecuencia y duracin de los tonos.

Cuntos Flip Flops se requieren para este contador MOD60? No existe una potencia de 2 que sea igual a 60, la mas cercana es 26 = 64, es decir un contador con seis Flip Flops actuaria como un contador MOD64

Ing. Miguel Aguilar

DISEO DIGITAL

76

CONTADORES ASINCRONOS CON NUMERO MOD < 2N

Se busca el numero de Flip- Flop, de tal forma que 2N X y se conectan como un contador normal. Si 2N = X no se llevan a cabo los pasos 2 y 3. Se conecta una compuerta NAND a las entradas asncronas CLEAR de todos los FLIP-Flop. Se determina cuales Flip-Flop estarn en ALTA en un conteo = X, luego se conectan las salidas normales de esos Flip-Flop a las entradas de la compuerta NAND.

Ing. MIguel Aguilar

DISEO DIGITAL

77

Ing. Miguel Aguilar

DISEO DIGITAL

78

13

06/12/2011

El estado en BAJO de la salida de la compuerta NAND inmediatamente (por lo general en unos pocos nanosegundos) restablecer el contador al estado 000 y omite los estados 110 y 111. Una vez que los Flip Flops se hayan restablecido, la salida de la compuerta NAND retornara a ALTO ya que la condicin B=C=1 ya no existe.

DIAGRAMA DE TRANSICION DE ESTADOS

Glitch (pico, impulso o estado transitorio)

Ing. Miguel Aguilar

DISEO DIGITAL

79

Ing. Miguel Aguilar

DISEO DIGITAL

80

CONTADOR MOD 14

CONTADORES DE DECADAS (DECENAS) CONTADORES BCD

Un contador de decenas es cualquier contador que tenga 10 estados diferentes, sin importar la secuencia. A un contador de decenas, tambin se le denomina contador BCD, porque solo emplea los 10 grupos de cdigo BCD 0000, 0001, , 1000 y 1001. Tienen un amplio uso en aplicaciones en las que los pulsos se deben contar y los resultados se muestran en algn tipo de lectura numrica decimal.

Ing. Miguel Aguilar

DISEO DIGITAL

81

Ing. MIguel Aguilar

DISEO DIGITAL

82

CONTADOR MOD 10

VISUALIZACION DE LOS ESTADOS DE UN CONTADOR

Ing. Miguel Aguilar

DISEO DIGITAL

83

Ing. MIguel Aguilar

DISEO DIGITAL

84

14

06/12/2011

EJEMPLO
a) Cul ser el estado de los LED cuando el contador mantiene el conteo de cinco? Como 510 = 1012 los LED 20 y 22 estarn encendidos y el LED 21 estar apagado. b) Sera visible el estado 110 en los LED? No, el estado 110 persiste solo durante algunos nanosegundos cuando el contador se recicla 000.

CONTADORES ASINCRONOS DE CIRCUITOS INTEGRADOS

DIAGRAMA LOGICO CIRCUITO INTEGRADO ASINCRONO 74LS293

Ing. MIguel Aguilar

DISEO DIGITAL

85

Ing. MIguel Aguilar

DISEO DIGITAL

86

CIRCUITO INTEGRADO 74LS93

EJEMPLO
Muestre como se debe conectar el 74LS293 para que funcione como un contador MOD-16 con una entrada de reloj de 10 kHz. Determine la frecuencia en Q3.

Ing. MIguel Aguilar

DISEO DIGITAL

87

Ing. MIguel Aguilar

DISEO DIGITAL

88

EJEMPLO
Muestre de que manera se puede conectar el 74LS293 como un contador MOD-10.

EJEMPLO
Muestre como se conecta un 74LS293 como contador MOD-14.

Ing. MIguel Aguilar

DISEO DIGITAL

89

Ing. MIguel Aguilar

DISEO DIGITAL

90

15

06/12/2011

EJEMPLO
Obtener un contador MOD-60 utilizando dos CI 74LS293.

El ejemplo anterior nos muestra que dos o mas contadores se pueden conectar en cascada para producir un nuevo numero MOD global igual al producto de sus nmeros MOD individuales.

Ing. MIguel Aguilar

DISEO DIGITAL

91

Ing. MIguel Aguilar

DISEO DIGITAL

92

CONTADOR ASINCRONO DESCENDENTE

Ing. Miguel Aguilar

DISEO DIGITAL

93

Ing. Miguel Aguilar

DISEO DIGITAL

94

DIAGRAMA DE TRANSICION DE ESTADOS

RETARDO DE PROPAGACION EN CONTADORES ASINCRONOS DE RIZO

Cada Flip Flop se dispara mediante la transicin en la salida del Flip Flop anterior. Debido al tiempo de retardo de propagacin (tpd) de cada Flip Flop , significa que el segundo FF no responder hasta un tiempo tpd despus que el primer FF reciba una transicin activa de reloj; el tercer FF responder hasta un tiempo igual a 2tpd , y as sucesivamente.
Ing. Miguel Aguilar DISEO DIGITAL 95

Ing. MIguel Aguilar

DISEO DIGITAL

96

16

06/12/2011

En otras palabras, los retardos de propagacin de los Flip Flop se acumulan de forma tal que el N-esimo FF no puede cambiar estados hasta un tiempo igual a N x tpd despus que ocurra la transicin de reloj.

Ing. MIguel Aguilar

DISEO DIGITAL

97

Ing. MIguel Aguilar

DISEO DIGITAL

98

En otras palabras la condicin C=1, B=A=0 (conteo de 100) que debe aparecer en el cuarto pulso de reloj, nunca se presenta, debido a que la frecuencia de entrada es demasiado alta.

Esto podra causar un problema serio si esta condicin se tomara en cuenta para controlar alguna operacin en un sistema digital.

Los problemas como este se pueden evitar si el periodo de reloj se hace mayor que el retardo total de propagacin del contador. Es decir para una operacin adecuada del contador se requiere:
Despus del borde descendente del cuarto pulso de entrada, se observa que la salida C no pasa a ALTO hasta 150 ns despus, es decir, al mismo tiempo en que la salida A pasa a ALTO en respuesta al quinto pulso de entrada.

Treloj N x tpd
Ing. MIguel Aguilar DISEO DIGITAL 100

Ing. MIguel Aguilar

DISEO DIGITAL

99

En trminos de la frecuencia de entrada de reloj, la frecuencia mxima que se puede usar esta determinada por:
1 ________ fmax= N x t pd

En la tabla se muestra que el 74LS112 tiene tPLH= 16 ns y tPHL= 24 ns como los retardos de propagacin de CLK a Q, para calcular fmax supondremos tpd= tPHL.
Parmetros
tS tH tPHL de CLK a Q

TTL
7474 20 5 40 25 40 25 37 30 30 15 74LS112 20 0 24 16 24 16 15 20 15 30 74C74 60 0 200 200 225 225 100 100 60 5

CMOS
74HC112 25 0 31 31 41 41 25 25 25 20

EJEMPLO Suponga que se construye un contador de rizo de cuatro bits usando el Flip Flop J-K 74LS112. Calcular fmax considerando el peor de los casos.

tPLH de CLK a Q tPHL de CLEAR a Q tPLH de PRESET a Q tW (L) tiempo BAJO de CLK tW (H) tiempo ALTO de CLK tW (L) en PRESET o CLEAR Fmax en MHz

Ing. MIguel Aguilar

DISEO DIGITAL

101

Ing. MIguel Aguilar

DISEO DIGITAL

102

17

06/12/2011

1 __________ fmax= 4 x 24 ns = 10.4 MHz

Es evidente que a medida que se incrementa el numero de Flip Flop en el contador, el retardo de propagacin total aumenta y fmax disminuye. EJEMPLO Calcular la frecuencia mxima en un contador de rizo con seis Flip Flop 74LS112.
1 __________ fmax= 6 x 24 ns = 6.9 MHz
Ing. MIguel Aguilar DISEO DIGITAL 103

DISEO DE CONTADORES SINCRONOS

Ing. MIguel Aguilar

DISEO DIGITAL

104

CONTADOR ASINCRONO (CONTADOR DE RIZO)

CONTADORES SINCRONOS
El termino sncrono se refiere a los eventos que tienen una relacin temporal fija entre si.
Con respecto al funcionamiento del contador, sncrono significa que todos los Flip Flops del contador reciben en el mismo instante la seal de reloj y se disparan simultneamente (en paralelo). Como los pulsos de entrada se aplican a todos los Flip Flop se debe emplear algn medio para controlar cuando se debe cambiar de estado un FF y cuando debe permanecer sin cambio.
Ing. MIguel Aguilar DISEO DIGITAL 105 Ing. MIguel Aguilar DISEO DIGITAL 106

CONTADOR SINCRONO (EN PARALELO)

DISEO DE CONTADORES SINCRONOS

Hay situaciones cuando se requiere un contador que siga una secuencia donde no cuente en binario normal.

Estudiaremos un mtodo cuya tcnica es uno de varios procedimientos de diseo que corresponden al rea del diseo de circuitos digitales denominada Diseo de Circuitos Secuenciales, la cual, por lo general, forma parte de un curso avanzado.

000

010

101

001

110

000

En los contadores sncronos todos los Flip Flop se sincronizan al mismo tiempo. Antes de cada pulso de reloj, las entradas J y K de cada FF en el contador deben estar en el nivel adecuado para asegurar que el FF pase al estado correcto.

Ing. MIguel Aguilar

DISEO DIGITAL

107

Ing. MIguel Aguilar

DISEO DIGITAL

108

18

06/12/2011

La compuerta AND que alimenta las entradas J y K del Flip Flop C decodifica los estados de los Flip Flop A y B.

El proceso de diseo de un contador sncrono implica disear los circuitos lgicos que decodifican los diversos estados del contador, con el propsito de suministrar los niveles lgicos para cada entrada J y K. Las entradas para estos circuitos decodificadores vendrn de las salidas de uno o mas Flip Flop.
Ing. MIguel Aguilar DISEO DIGITAL 109 Ing. MIguel Aguilar DISEO DIGITAL 110

TABLA DE ESTADOS CONTADOR SINCRONO MOD-16

El Flip Flop B debe cambiar de estados en cada TPN que ocurra mientras A=1, esto se logra conectando la salida A a las entradas J,K del Flip Flop B.

El Flip Flop A debe cambiar de estados en cada TPN, por lo tanto sus entradas J, K debern permanecer en ALTO.

El Flip Flop C debe cambiar de estados en cada TPN que ocurra mientras A=B=1, esto se logra conectando la seal lgica AB a las entradas a las entradas J,K del Flip Flop C.

De manera similar el Flip Flop D debe cambiar estados en la TPN que ocurra A=B=C=1, por lo tanto se conecta la seal ABC a las entradas J,K del Flip Flop D.
Ing. MIguel Aguilar DISEO DIGITAL 111

Cada Flip Flop debe tener sus entradas J y K conectadas de tal forma que sean ALTAS solo cuando las salidas de todos los Flip Flop de orden inferior estn en el estado ALTO.
Ing. MIguel Aguilar DISEO DIGITAL 112

DIAGRAMA DE ESTADOS CONTADOR BINARIO DE TRES BITS

TABLA EXCITACIN CIRCUITO SECUENCIAL

Ing. MIguel Aguilar

DISEO DIGITAL

113

Ing. MIguel Aguilar

DISEO DIGITAL

114

19

06/12/2011

Ing. MIguel Aguilar

DISEO DIGITAL

115

Ing. MIguel Aguilar

DISEO DIGITAL

116

Ing. MIguel Aguilar

DISEO DIGITAL

117

Ing. MIguel Aguilar

DISEO DIGITAL

118

Ing. MIguel Aguilar

DISEO DIGITAL

119

Ing. MIguel Aguilar

DISEO DIGITAL

120

20

06/12/2011

CONTADORES CON NUMERO MOD < 2N

Un contador con N Flip Flops puede tener una secuencia binaria menor que 2N estados. Un contador BCD cuenta los estados binarios desde 0000 hasta 1001 y retorna a 0000 para repetir la secuencia. Otros contadores pueden seguir una secuencia arbitraria, no necesariamente la secuencia binaria directa.

Ing. MIguel Aguilar

DISEO DIGITAL

121

Ing. MIguel Aguilar

DISEO DIGITAL

122

TABLA DE EXCITACIN CONTADOR

Ing. MIguel Aguilar

DISEO DIGITAL

123

Ing. MIguel Aguilar

DISEO DIGITAL

124

DIAGRAMA DE ESTADOS DEL CONTADOR

El TSC (Time Stamp Counter), contador de marca temporal en el Pentium se utiliza para supervisar el funcionamiento, lo que permite determinar de una forma exacta una serie de importantes parmetros dentro del funcionamiento global de un sistema Pentium. Leyendo el TSC antes y despus de la ejecucin de un procedimiento se puede determinar el tiempo preciso requerido para el procedimiento, en funcin de la frecuencia de ciclo del procesador. De esta forma, el TSC es la base para determinar todas las temporizaciones relacionadas con la optimizacin del funcionamiento del sistema. Por ejemplo se puede determinar de forma precisa cual de dos o mas secuencias de programacin es la mas eficiente. Esta es una herramienta muy til para los desarrolladores de compiladores y programadores de sistemas a la hora de generar el cdigo mas eficiente para el Pentium.
Ing. MIguel Aguilar DISEO DIGITAL 125

21

06/12/2011

RETARDO EN UN CONTADOR SINCRONO

Retardo Total = tpd del FF + tpd de la compuerta AND

EJEMPLO
a) Determine fmax para el contador de la figura si tpd para cada FF es 50 ns y tpd para cada compuerta AND es 20 ns. Compare este valor con fmax para un contador de asncrono (de rizo) MOD-16.

Este retardo es el mismo, sin importar cuantos Flip Flop estn en el contador, y por lo general ser mucho menor que en un contador asncrono con el mismo numero de Flip Flop.

Ing. MIguel Aguilar

DISEO DIGITAL

127

Ing. MIguel Aguilar

DISEO DIGITAL

128

b) Qu se debe hacer para convertir este contador en un MOD-32? c) Determine fmax para el contador en paralelo MOD-32.

SOLUCION
a) Retardo Total = tpd del FF + tpd de la compuerta AND Retardo Total = 50 ns + 20 ns Retardo Total = 70 ns Treloj Retardo Total fmax= 1 __________ 70 ns = 14.3 MHz Contador en Paralelo

1 fmax= __________ = 5 MHz Contador de Rizo 4 x 50 ns

Ing. MIguel Aguilar

DISEO DIGITAL

129

Ing. MIguel Aguilar

DISEO DIGITAL

130

b) Se debe agregar un quinto FF, puesto que 25 = 32. La entrada CLK de este FF tambin esta conectada a los pulsos de entrada. Sus entradas J y K se alimentan mediante la salida de una compuerta AND de cuatro entradas cuyas entradas son A,B,C y D.

c) fmax todava se determina como en el inciso a) sin importar el numero de Flip Flop del contador en paralelo. As fmax aun es:

fmax = 14.3 MHz

Ing. MIguel Aguilar

DISEO DIGITAL

131

Ing. MIguel Aguilar

DISEO DIGITAL

132

22

06/12/2011

CONTADORES SINCRONOS BIDIRECCIONALES (ASCENDENTE DESCENDENTE)

CONTADOR BIDIRECCIONAL MOD-8

Ing. MIguel Aguilar DISEO DIGITAL 133 Ing. MIguel Aguilar DISEO DIGITAL 134

CONTADORES PRESTABLECIBLES
0 0 1 0

Estos contadores se pueden preestablecer a cualquier conteo inicial deseado ya sea de forma asncrona (independiente de la seal de reloj) o sncrona (en la transicin activa de la seal de reloj). A esta operacin de pre establecimiento tambin se le denomina carga en paralelo del contador.

Con PL en BAJA el contador pasara al estado 101 sin importar lo que suceda en la entrada CLK. El conteo se mantendr en 101 hasta que PL retorne a ALTO, en ese instante el contador continuara contando en forma ascendente a partir de 101.
135 Ing. MIguel Aguilar DISEO DIGITAL 136

Ing. MIguel Aguilar

DISEO DIGITAL

PRESET y CLEAR se alambran para realizar el prestable cimiento asncrono. El contador se carga con cualquier conteo deseado en cualquier instante haciendo lo siguiente: 1. Se aplica el conteo deseado a las entradas de datos en paralelo, P2 ,P1 y P0 . 2. Se aplica un pulso BAJO a la entrada Carga Paralela, PL.
El contador de marca temporal (TSC) mencionado en la anterior nota informtica, es un contador de 64 bits. Es interesante observar que si a este contador ( o cualquier contador de 64 bits de modulo completo) se le aplica una frecuencia de 100 MHZ, tardara 5.849 aos, en pasar por todos los estados y alcanzar su valor de cuenta terminal. Por el contrario un contador de 32 bits de modulo completo recorrer todos sus estados en aproximadamente 43 segundos cuando se aplique una seal de reloj de 100 MHZ.

Ing. MIguel Aguilar

DISEO DIGITAL

137

23

06/12/2011

DECODIFICACION DE UN CONTADOR
Debido a que el mtodo del LED indicador se vuelve inconveniente a medida que el tamao (numero de bits) del contador aumenta, es preferible desarrollar un medio para decodificar electrnicamente el contenido de un contador y visualizar los resultados en una forma que sea reconocible inmediatamente y que no requiera operaciones mentales.

Una razn aun mas importante para la decodificacin electrnica de un contador radica en las muchas aplicaciones para controlar automticamente la sincronizacin o secuencia de operaciones, sin intervencin humana.

Por ejemplo, cierta operacin de un sistema tendra que iniciar cuando un contador llegara al estado 101100.

Ing. MIguel Aguilar

DISEO DIGITAL

139

Ing. MIguel Aguilar

DISEO DIGITAL

140

DECODIFICACION ACTIVA EN ALTO

Una red de decodificacin es un circuito lgico que genera X salidas diferentes, cada una de las cuales detecta (decodifica) la presencia de un estado particular del contador.

Un codificador activo en ALTO produce salidas ALTAS para indicar la deteccin.

Ing. MIguel Aguilar

DISEO DIGITAL

141

Ing. MIguel Aguilar

DISEO DIGITAL

142

USO DE COMPUERTAS PARA DECODIFICAR UN CONTADOR MOD-8

EJEMPLO
a) Cuntas compuertas AND se requieren para decodificar completamente todos los estados de un contador binario MOD-32? Un contador MOD-32 tiene 32 estados posibles. Se necesita una compuerta AND para decodificar cada estado; por lo tanto, el codificador requiere 32 compuertas AND.

Ing. MIguel Aguilar

DISEO DIGITAL

143

Ing. MIguel Aguilar

DISEO DIGITAL

144

24

06/12/2011

b) Cules son las entradas para la compuerta que decodifica para el conteo 2110?

DECODIFICACION ACTIVA EN BAJO

Para decodificar el conteo 21 (es decir, 10101) se __ requieren entradas de la compuerta AND de __ E, D, C, B y A , donde E es el Flip Flop del MSB.

Si se usan compuertas NAND en lugar de compuertas AND, las salidas del decodificador producirn una seal normalmente ALTA, la cual pasa a BAJO solo cuando el numero decodificado tiene lugar.

Ing. MIguel Aguilar

DISEO DIGITAL

145

Ing. MIguel Aguilar

DISEO DIGITAL

146

EJEMPLO

DECODIFICACION BCD
Un contador BCD tiene 10 estados que se pueden decodificar usando las tcnicas anteriormente. Los decodificadores BCD proporcionan 10 salidas correspondientes a los dgitos decimales 0 al 9, representados por los Flip Flop del contador. Estas 10 salidas se pueden emplear para controlar 10 LEDs indicadores individuales para obtener una respuesta visual.

Ing. MIguel Aguilar

DISEO DIGITAL

147

Ing. MIguel Aguilar

DISEO DIGITAL

148

Con mayor frecuencia, en lugar de usar 10 LEDs por separado, se emplea un solo dispositivo de presentacin para visualizar los nmeros decimales del 0 al 9.

CONTADORES BCD EN CASCADA

Los contadores BCD se usan con frecuencia cuando se van a contar los pulsos y los resultados se visualizaran en forma decimal. Un solo contador BCD cuenta de 0 a 9 y luego se recicla a 0. Para contar decimales mayores se pueden conectar etapas de contadores BCD en cascada.

Dispositivo de visualizacin de 7 segmentos

Ing. MIguel Aguilar

DISEO DIGITAL

149

Ing. MIguel Aguilar

DISEO DIGITAL

150

25

06/12/2011

CONTADORES BCD EN CASCADA 000 A 999

DIAGRAMA DE BLOQUE DE UN CIRCUITO SECUENCIAL

Ing. MIguel Aguilar

DISEO DIGITAL

151

Ing. MIguel Aguilar

DISEO DIGITAL

152

Las compuertas en el circuito combinacional determinan no solamente el valor de las salidas externas sino tambin el valor binario que debe almacenarse en los Flip Flop despus de cada pulso de reloj.

Las salidas de los Flip Flop, aplicadas a las entradas de los circuitos combinacionales determinan el comportamiento del circuito.

Este proceso demuestra claramente que las salidas externas del circuito secuencial son funciones tanto de las entradas externas como del estado presente de los Flip Flop.

Ing. MIguel Aguilar

DISEO DIGITAL

153

Ing. MIguel Aguilar

DISEO DIGITAL

154

Las computadoras disponen de un contador interno que puede programarse para distintas frecuencias y duraciones de tonos produciendo msica. Para seleccionar un tono concreto, la instruccin programada selecciona un valor divisor que es enviado al contador. El divisor configura al contador de modo que divida la frecuencia bsica del reloj del perifrico de 1.19 MHZ (Valor estndar para todas las PC), para generar un tono de audio. La duracin de un tono tambin se puede definir mediante una instruccin de programa; por tanto se utiliza un contador bsico para generar melodas controlando la frecuencia y duracin de los tonos.

CONTADORES CON REGISTRO DE DESPLAZAMIENTO

Ing. MIguel Aguilar

DISEO DIGITAL

156

26

06/12/2011

CONTADOR DE ANILLO

DIAGRAMA DE TRANSICION DE ESTADOS

Ing. Miguel Aguilar

DISEO DIGITAL

157

Ing. Miguel Aguilar

DISEO DIGITAL

158

CONTADOR JOHNSON
Este contador funciona como un MOD-4, puesto que tiene cuatro estados diferentes antes que se repita la secuencia.

Cada forma de onda de salida del Flip Flop tiene una frecuencia igual a un cuarto de la frecuencia de reloj.

En un contador de anillo MOD-N se emplean N Flip Flops conectados como se muestra e la figura de la diapositiva anterior.

En general un contador de anillo necesitara mas Flip Flops que un contador binario para el mismo numero MOD.
Ing. MIguel Aguilar DISEO DIGITAL 159 Ing. MIguel Aguilar DISEO DIGITAL 160

La forma de onda de cada Flip Flop es una onda cuadrada (ciclo de trabajo del 50%) a un sexto de la frecuencia de reloj.

Las formas de onda de los Flip Flops se desplazan un periodo de reloj una con respecto a la otra.

El numero MOD de un contador Johnson siempre ser igual al doble del numero de Flip Flops.

En general es posible construir un contador MOD-N (donde N es un numero par) conectando N/2 Flip Flops a una configuracin de contador johnson.
Ing. MIguel Aguilar DISEO DIGITAL 161

Ing. MIguel Aguilar

DISEO DIGITAL

162

27