Sie sind auf Seite 1von 14

Les Mmoires

Les Mmoires
Mr COTTET

Fonction mmorisation

A) Classification des mmoires: On distingue deux grand type de mmoire: 1) Les mmoires de type analogique (Bandes magntiques, disques vinyles). Elles permettent l'enregistrement et la restitution de signaux analogiques avec de nombreuses contraintes lies au type de support de mmorisation (Faible rapport signal sur bruit 40 70 dB max., bande passante limite tant dans les basses, que dans les hautes frquences. Mauvaise fiabilit long terme. Transmission, mmorisation et restitution avec perte de qualit..). L'avantage principal rside dans les capacits importantes de mmorisation dans le cas des bandes magntiques. 2) Les mmoires de type numriques ou digitales (Utilises principalement dans les systmes de traitement, d'enregistrement, de restitution ou de transmission de donnes numriques: Ordinateurs, appareils photos numriques, camescopes numriques, rpondeurs enregistreurs numriques, tlphones portables, cartes tlphoniques ou cartes puces diverses...). B) Dfinition des grandeurs caractrisant les mmoires numriques ou digitales: 1) La Capacit Elle reprsente la quantit d'information pouvant tre stocke dans la mmoire. Elle est souvent exprime en kilo bits. Elle caractrise le nombre d'lments, bits, octets ou mots mmorisables par un circuit mmoire. Elle est souvent exprime en clair et dans ce cas plutt en kilo bits : Ex: Pour une mmoire UVPROM AM27C256. 256 Kilo bit (32 768 x 8 Bit) CMOS EPROM AM est le prfixe du fabriquant (Advanced Micro Devices Le prfixe 27 reprsente une mmoire de type UVPROM (ou EPROM), La lettre C indique la technologie CMOS. Ensuite 256 reprsente la capacit en kilo bits. Pour cette mmoire les mots sont organiss en octets (Voir DQ0 DQ7 sur le brochage de la mmoire voir page suivante) donc 8 Bits pour former un octet.
Les mmoires

).

Page - 1 -

Les Mmoires C'est un circuit qui peut mmoriser 32k mots de 8 bits (octet), sa capacit est donc de 256 kilo Bits ou 32 kilo Octets.
256 kilo bits 8

= 32 k Octets

Rapport entre le nombre de ligne d'adresses et la capacit. La mmoire AM27C256 est organise sous forme d'octets et comporte 15 lignes d'adresses (A0 A14, voir le brochage de la mmoire) = 215 = 25 * 210 = 32 * 1024 mots mmoire de 8 bits de donnes. Cette mmoire de 32k Octets a donc une capacit de 32 x 1024 x 8 = 256 x 1024 bits. 256 k bits ou 32 k Octets. Attention: Les barrettes ou modules mmoire sont souvent organises sur plus de 8 bits et manipulent des mots de 16, 32 bits ou plus. Si l'on prend un module mmoire (barrette) de 128 kilo mots de 16 bits (128 k words) = 128 x 1024 x 16 bits , c'est un module de capacit 128 kilo mots de 16 bits, soit 128 x 16 = 2048 kilo bits ou 2 mga bits. 1k = 1024; 1 Mga = 1024K Par contre le nombre de fils d'adresses ncessaire permet d'adresser 128 kilo mots (chaque adresse correspond un lment de la mmoire, soit ici un mot de 16 bits). Il faut donc n fils d'adresses tels que 2n = 128 k = 27 x 210 = 217 soit 17 fils de A0 A16. 2) Le mode d'accs. Les mmoires sont divises en deux catgories: 2.1) Les mmoires accs alatoires, ou il est possible d'accder une information quelconque en un temps constant. C'est le cas des mmoire en circuit intgrs accs parallle. 2.2) Les mmoires accs squentiel, ou le temps dpend de la position de l'information. C'est le cas des mmoires de stockage de masse (bande), mais aussi de nombreuses mmoires accs srie (registres dcalage de type LIFO = Last In First OUT, ou de type FIFO = First IN First OUT, les C.C.D. "Charge Coupled Device", mmoire bulles magntiques...). 3) Les temps d'accs et temps de cycle. 3.1) Temps d'accs: C'est le temps ncessaire pour effectuer une opration de lecture ou d'criture (d'un bit ou mot..). Ce temps peut tre court pour les mmoires accs alatoire (Ex: 100 ns), mais est souvent trs important pour celles accs squentiel (plusieurs dizaine de milliseconde pour les mmoires en circuit intgr accs srie, mais plusieurs secondes plusieurs minutes pour des unit de bandes magntiques). T cycle 3.2) Temps de cycle: C'est la dure minimale sparant 2 Adresse (n) Adresse (n+1) accs conscutifs la mmoire T accs (en lecture ou en criture). Rem: Certaines mmoires Donnes peuvent avoir un temps d'accs important mais un temps de cycle
Les informations peuvent changer Les mmoires Informations stables

Page - 2 -

Les Mmoires faible. C'est le cas des bandes magntiques car il faut parfois plusieurs minutes pour placer la bande l'endroit dsir (= temps d'accs). Ensuite les donnes sont lues ou crites les unes la suites des autres et permet d'obtenir des dbits de plusieurs MO secondes. Le temps de cycle est alors infrieur la s. 3.3) Temps de cycle lecture criture: C'est la dure minimale d'un cycle comportant une lecture suivie d'une criture. Ce temps diffre galement en fonction des mmoires. Il est parfois mme impossible de spcifier ce temps, lorsque l'criture et la lecture ne peuvent pas se suivre directement (dispositif diffrent pour l'criture dans le cas de programmateur, ou lecture impossible pendant l'criture pour les graveurs...) C) Classification des mmoires numriques semi-conducteur: C.1) Les ROMs : Mmoire Morte, la ROM (Read Only Memory) C'est une mmoire lecture seule (Read Only Memory), lcriture ncessite un programmateur ou une procdure plus longue que pour les RAMs. Les informations qu'elle contient sont conserves en permanence, mme lors dune coupure dalimentation.

Les mmoires mortes (ROM : Read Only Memory) MEMOIRES MORTES

PROM

ROM

EPROM

OTP

FPROM

UVPROM

EEPROM

EEPROM FLASH

1.1) ROM (Read Only Memory) Masque de fabrication : - diodes disposes sur un rseau de lignes et de colonnes. - ou transistors dont sont effectues des coupures leurs bases. 1.2) PROM fusibles ou FPROM (Programmable Read Only Memory ou Fuse PROM) Ralise partir de transistors bipolaires dont leurs liaisons entre l'metteur et la colonne sont effectues par l'intermdiaire d'un fusible. 1.3) EPROM (Erasable Programmable Read Only Memory) Elles possdent les avantages de la PROM avec un plus, qui est l'effacement des donnes par l'utilisateur.
Les mmoires

Page - 3 -

Les Mmoires Le terme EPROM correspond un ensemble de composants. Abusivement on utilise ce terme pour les UVPROM. 1.4) OTP MEMORY (One Time Programmable MEMORY) - programmable une seule fois laide dun programmateur (Rem : On utilise souvent le terme PROM pour lensemble (PROM, FPROM, OTP). - mmoire en technologie MOS Souvent cest une UVEPROM mais en botier plastique sans fentre de quartz (Le cot en est ainsi rduit). Elles remplacent donc les UVPROMs lors dune production en grande srie aprs avoir dvelopp une pr srie avec des UVPROMs. Elles sont compatibles broches broches avec les UVPROMs. 1.5) UVPROM (EPROM effaable par une exposition aux ultraviolet U.V.) Ce type de mmoire est place dans un botier cramique avec fentre de quartz (windowed) - effaable aux U.V. - effacement de la mmoire toute entire - constitue de transistors MOS dont la grille est isole - 10 20 minutes pour effacer sous une source d'U.V. (effaceur) - haute tension de programmation environ 12,5 25 volts - temps de programmation relativement long (environ 50 ms max. par octet, Ex : pour une 27256 soit 32 K Octet x 8 bits, il faut 32*1024*50ms = 1638s = 27 mn). Les constructeurs de mmoires dveloppent des algorithmes de programmation rapide afin de diminuer le temps de programmation. 1.6) EEPROM ou E2PROM (Erasable Electricaly PROM) - effaable lectriquement - cot de fabrication lev entranant des capacit rduites - effacement adresse par adresse possible ou par bloc - comme une mmoire flash mais avec un temps dcriture beaucoup plus long (>15mS). Il existe des mmoires EEPROM accs parallle et des mmoires EEPROM accs srie. Pour celle accs parallle, les donnes entrent et sortent sous la forme dun octet. Pour celles accs srie, les donnes entrent et sortent en srie en commenant par le bit de poids fort des octets. La liaison srie utilise est de type synchrone (SPI ou I2C). Dans ce cas, ces mmoires sont intressantes par leur faible encombrement (botier DIP8), puisque ladresse et la donne sont transmise sous forme srie. Toutefois le temps daccs au donnes est alors relativement long. 1.7) EPROM FLASH - effaable lectriquement - criture plus rapide que les EEPROM - mais effacement de toute la capacit de la mmoire en un coup. - prix plus faible que les EEPROM - haute tension de programmation environ 12 volts

Les mmoires

Page - 4 -

Les Mmoires C.II) Les RAMs : Mmoire Vive, la RAM (Random Access Memory) Les mmoires RAM sont volatiles et accs direct (Accs alatoire en lecture ou criture). Dans cette catgorie de mmoires on trouve : Les mmoires RAM statiques (SRAM) dans lesquelles les informations sont mmorises par une bascule de type D et conserves tant que l'alimentation est prsente (mmoire volatile), elles sont ralises en technologie MOS ou bipolaire. Les mmoires RAM dynamiques (DRAM) qui utilisent un condensateur comme cellule mmoire (un bit mmoris) de l'information. Cette information tend se dgrader cause des courants de fuites, ce qui ncessite un rafrachissement priodique.

C'est l'espace de travail pour les ordinateurs. C'est l que se recopient le systme d'exploitation et les applications (programmes), stocks sur le disque dur, et ou sont transforms vos documents avant sauvegarde sur une mmoire de masse. Pour les systmes micro industriels cest lemplacement des donnes appeles variables. Ces donnes peuvent correspondre des variables globales ou locales du programme, ou des donnes de transmission ou de traitement (acquisition, valeurs de sortie). Avantages : Ces mmoires sont rapides, voir mme trs rapide pour les SRAM = RAM statique), ou elles peuvent atteindre de grandes capacit dans le cas des DRAM = RAM dynamiques. Inconvnient : Elles sont volatiles. Lorsque lalimentation est coupe, les informations qu'elles contiennent disparaissent. Cas particuliers et applications : 1) SRAM = Static RAM. Elles sont trs rapides, mais de capacit rduite et de cot lev. (Ex : qq 100KO avec 50 ns de temps daccs). Elles sont souvent facile mettre en uvre dun point de vue connexion. Application : Mmoire doscilloscope numrique, mmoire cache dordinateur 2) DRAM = Dynamic RAM. Elles permettent dobtenir des capacits importantes (sous forme de modules mmoires appels barrettes). A une date donne, leur capacit est souvent plus de 1000 fois la capacit des SRAMs, mais pour des temps daccs parfois 10 20 fois suprieurs. Le systme micro doit tre conu pour assurer le rafrachissement de ces mmoires de manire rgulire. Cette tche est maintenant facilit, car les composants ncessaires au rafrachissement sont souvent intgrs aux modules mmoires (compteurs dadresses). Toutefois elles sont difficile gres, il est souvent prfrable de les associer un circuit spcialis de gestion assurant le dcodage et les oprations de multiplexage des adresses etc (On utilise des circuits logiques programmables, CPLDs, FPGAs ). 3) NOVRAM = (Non volatile RAM). Mmoire de type SRAM associe une pile de sauvegarde, ou systme de transfert vers une mmoire morte de type FLASH. Leur cot capacit gale est suprieur aux SRAMs. Elles sont donc limites aux applications micro contrleurs industriels ou il est indispensable de ne pas perdre les donnes.
Les mmoires

Page - 5 -

Les Mmoires Rem : Les botiers utiliss pour les mmoires correspondaient aux divers botiers utiliss pour les circuits intgrs DIP SO, SOP, SOIP, SOIC, PLCC, LCC. Les grandes capacites des mmoires DRAM ont ncessites des boitiers sous forme de barrettes (ou modules) SIP ou SIMM (30 broches), LSIM (72 broches), DIMM (168 broches), et mme DDR DIMM (Double Data Rate en DIMM 184 broches),

Depuis quelques annes le dveloppement des appareils photos numriques a permis le dveloppement de mmoires non volatiles de type NOVRAM, EEPROM ou FLASH de grande capacit (Compact FLASH, Smart MEDIA etc...).

Compact FLASH

Smart MEDIA

Les mmoires

Page - 6 -

Les Mmoires D) Technologie de fabrication des mmoires numriques ou digitales: D.1.) Organisation des mmoires semi-conducteur. L'ensemble des mmoires semi-conducteur utilisent un lment de base appel point mmoire ou bit. Ces points mmoire sont raliss de diffrentes faon suivant le type de mmoire (SRAM, DRAM, ROM, EPROM, EEPROM...). La ralisation d'un point mmoire entrane une surface plus ou moins grande suivant le type de mmoire et conditionne les capacits maximales ralisables dans chaque type de mmoire. Les points mmoire sont organiss en tableau (matrice) de n ligne et m colonnes pour obtenir une capacit mmoire importante (n * m bits). La gestion de ces lignes et colonnes ncessite diffrentes fonctions ou blocs internes, en principe au nombre de 5: - 1) La matrice de point. - 2) Le dcodeur ligne "dmultiplexeur". - 3) Le multiplexeur colonne. - 4) Les circuits d'entre sortie des donnes (Forms d'amplificateurs trois tats). - 5) La logique de contrle permettant le fonctionnement de l'ensemble, partir des signaux de slection (/CE Chip Enable ou /CS Chip Select), /OE Output Enable, R/ W Read / Write, et ventuellement RAS et CAS pour les RAM Dynamiques).
Organisation matricielle des mmoires semi-conducteur
colonne1 col 2 col 3

Points mmoires
colonne m

A0

ligne1 ligne2

Slectiond'une ligne

A1

Dmultiplexeur

Dcodeur ligne

Ai

1 Matrice de points mmoire


ligne n

EN, (/RAS)

Ai+1 Ai+2 Ai+k


EN/ (/CAS)

k Slection de x colonnes parmi m=x.2

Multiplexeur 3

/CE EN, (/RAS) /OE R/W (/RAS) (/CAS) EN/ (/CAS) EN /OE Q0 Q1 Q(x-1)

Logique de contrle 5

Circuits d'entre sortie des donnes

a) Description des points mmoires lmentaires: Dans les PROMs le point mmoire est ralis soit par fusibles mtalliques (Ni-Cr ou Ti), soit par fusibles silicium, soit par jonctions court-circuites. Pour les jonction court-circuites, la livraison chaque liaison est forme de 2 jonctions en sens inverse en srie (quivalent un circuit ouvert). La mise en avalanche d'une jonction la court-circuite (fusion => chemin conducteur). Les points mmoires sont organiss en matrice (Voir paragraphe suivant sur l'organisation des points mmoire). Chaque point est l'intersection d'une ligne et d'une colonne, afin d'obtenir un nombre de point mmoire trs important (nombre de point = produit des lignes et des colonnes).
Les mmoires suite2.lwp

Page - 7 -

Les Mmoires Chaque point permet d'tablir un tat logique 0 sur la colonne qui lui correspond lorsque la ligne qui le commande est slectionne, et que la liaison par le fusible ou la jonction sont prsent. Lorsque le fusible t programm (=> dtruit), la slection de la ligne ne permet pas au transistor d'imposer l'tat bas. La rsistance de tirage de la colonne maintient alors l'tat haut. Rem: Ces mmoires existent aussi en MOS. Le principe reste le mme mais le transistor bipolaire est remplac par un transistor MOS. La rsistance est galement remplace par un MOS en gnrateur de courant. Point mmoire d'une PROM
dcodage ligne +5V

ligne

fusible

colonne Gnd

Pour les mmoires SRAMs le point mmoire est quivalent une bascule D ( 4 ou 6 transistors). Le point mmoire est alors r-inscriptible en positionnant la bascule l'tat dsir en slectionnant sa ligne, un circuit de lecture Point mmoire criture vient soit lire l'tat de la +5V colonne n (ou /n) ou impose les MOS en d'une SRAM MOS en gnrateur gnrateur de courant tats des colonnes N et /n. La de courant Q3 Q4 dcodage ligne bascule adopte alors cet tat ligne logique, et le conserve mme Q5 Q6 lorsque la ligne est dslectionMOS MOS canal N canal N ne. Le point mmoire est donc MOS canal N MOS RW, et de plus statique, mais canal N Q1 Q2 les dimensions d'un tel point mmoire empchent d'obtenir Col n Col /n Gnd des capacits importantes dans colonne n et /n vers circuits de lecture criture un espace rduit. Rem: Les transistors Q1 et Q2 sont dit actifs, ce sont eux qui permettent le changement d'tat de la bascule (FLIP FLOP), Q3 et Q4 sont utiliss comme gnrateurs de courant (quivalent une rsistance de tirage ou charge). Les transistors Q5 et Q6 permettent d'isoler le point mmoire lorsque la ligne n'est pas slectionne, ou au contraire de relier le point mmoire aux circuit de lecture / criture lorsque la ligne est slectionne. Dans ce cas l'information R/ W place les circuits de sortie de la mmoire en lecture (Read) ou criture (Write). Dans le cas des mmoires dynamique (DRAM) le point mmoire se limite un transistor MOS et un condensateur de trs faible valeur.
Point mmoire d'une DRAM
dcodage ligne

Le principe de fonctionnement de la cellule mmoire est assez simple : l'criture respectivement d'un 1 ou d'un 0 consiste charger ou dcharger le condensateur en rendant le transistor MOS conducteur. Une logique (amplificateur dtecteur) permet de lire ou d'crire l'tat logique de ce condensateur.

MOS canal N

ligne

condensateur de mmorisation colonne vers ampli dtecteur pour lecture, criture et rafraichissement

Gnd

Il est possible d'obtenir une grande intgration car le point mmoire est de dimension trs faible, et il est facile de multiplier ce motif. L'inconvnient est la perte progressive de la charge des condensateurs de mmorisation, donc perte de l'tat logique mmoris. Il est donc ncessaire de procder rgulirement un rafrachissement des points mmoires.
Les mmoires suite2.lwp

Page - 8 -

Les Mmoires Remarque: Le condensateur est automatiquement recharg lors d'une lecture, par le principe de l'ampli dtecteur. Lors d'une criture la broche de donne (I/O) recopiera sont tat logique sur le condensateur Cn en fermant les interrupteurs (transistors MOS) Qad1 et Qn. Lors d'une lecture ou d'un rafrachissement on ferme Qn, Qad2 et Qad1. Ainsi A1 sert de comparateur et A2 d'amplificateur assurant la recharge du condensateur. Une fois charg 5 V, le condensateur a une tension Vc qui chute cause de sa trs faible valeur, de sa propre rsistance de fuite et de la rsistance non infinie des interrupteurs 1012 Ohms. Au bout d'un certain temps (autour de 20 ms) sa tension a chut de moiti et donc l'information (qui tait un 1) sera vu aprs ce temps comme un 0. La donne est perdue. Il est donc ncessaire de rafrachir intervalles rguliers les donnes. Si la tension Vc est suprieure 2,5 V alors S =5V (S : tension en sortie de Qad2) et sinon S=0V. C'est son principe de fonctionnement qui a donn le nom la DRAM (Dynamic RAM). Dans les premires mmoires DRAM, il fallait par un circuit extrieur la mmoire (circuit ddi ou microprocesseur) faire une lecture de toutes les cases mmoires (rafrachissement) toutes les 20 ms. Aujourd'hui les mmoires DRAM possdent leur propre circuit de rafrachissement interne. Cette opration est donc devenue en partie transparente pour l'utilisateur. De part sa structure la DRAM fournit une grande capacit mmoire et donc demande un grand nombre de broches sur le bus d'adresse. Ainsi pour viter l'utilisation de botiers ayant un nombre de broches importants, on a dcid de diviser par 2 le nombre de broches d'adresse. L'adresse complte est fournie en deux fois: Adresse de ligne valide par /RAS (Row address strobe), puis adresse de colonne valide par /CAS (column address strobe). Les chronogrammes ci-dessous montrent la gestion en lecture et criture des mmoires DRAMs.

Ampli dtecteur (DRAM)


dcodage ligne et colonne Qad1 A2 I/O Qn Cn condensateur de mmorisation A1 Qad2 ampli dtecteur pour lecture, criture et rafraichissement

Gnd

point mmoire

Pour le cycle de lecture, le signal /WE reste l'tat haut.


Les mmoires suite2.lwp

Page - 9 -

Les Mmoires Dans les deux cycles, l'adresse complte dlivre par le microprocesseur est fournie en deux parties par des multiplexeurs 2 vers 1, tout en gnrant les signaux /RAS et /CAS. Le front descendant de ces signaux permet la mmoire de dmultiplexer l'adresse dlivre par le micro. Toute la logique ncessaire au fonctionnement des mmoires dynamiques (dcodage, multiplexeur, squenceur...) Est de plus en plus souvent confie un circuit logique programmable (FPGA). Dans le cas des ordinateurs de type PC, cette tche est confie un circuit FPGA ddi appel "ChipSet", adapt chaque volution de processeur et de tchnologie de mmoires. Avant 1990, la technologie des DRAMs n'avait pas volu. Seule la capacit mmoire augmentait et le temps d'accs tait pass de 150 ns 80 ns. Depuis le dbut des annes 90, le march des mmoires DRAM est en pleine effervescence. En effet, voyant que le temps d'accs, de par la technologie employe, ne pouvait pas tre diminu de faon significative, les constructeurs ont cherch amliorer la technique d'accs aux donnes. Depuis 1995 , le rythme des nouvelles technologies annonces s'est acclr. On compte actuellement plusieurs technologies sur le march: DRAM classiques, EDO, SDRAM, DDRAM, RAMBUS.... botier SIMM ou DIMM Les mmoires DRAM sont principalement utilises dans les PC sous forme de barrettes. Il existe 2 types de barrettes mmoires : Les barrettes SIMM : l'origine (PC386), les premires barrettes SIMM comportaient 30 broches et devaient se placer par quatre (chaque barrette faisait 8 bits de donnes ) pour un bus de 32 bits. Avec l'arrive des PC 486 et PENTIUM, sont apparues les barrettes SIMM 72 broches. Bus de donnes sur 32 bits + bus d'adresse sur 32 bits (possibilit d'adresser 4 Go) + bus de contrle. Sur les cartes mres Pentium il fallait placer les barrettes SIMM par paires (bus de donnes sur 64 bits).

Depuis 1995 et les nouvelles cartes mres base de Pentium II, sont apparues les barrettes DIMM 168 broches. Bus de donnes sur 64 bits + bus d'adresse sur 32 bits + signaux de contrle. Le bus de donnes peut tre complt avec des bits supplmentaires de correction d'erreur (8 bits de parit impaire ou code ECC Error Code Check ). Les barrettes sont alimentes en 5V ou en 3,3V.

Les mmoires suite2.lwp

Page - 10 -

Les Mmoires b) Organisation des points mmoires: Dans tous les cas ces points sont organiss en lignes et en colonnes afin d'obtenir des capacits importantes. Une partie des adresses de la mmoires permettent la slection d'une ligne unique parmi n lignes l'aide d'un dmultiplexeur 1 parmi n. De mme l'autre partie des adresses permet la slection d'une ou de plusieurs colonnes. Si la mmoire dlivre une donne sous forme d'octet, il faut donc un

Organisation matricielle des points mmoire d'une PROM


dcodage ligne

+5V

+5V

+5V

colonne1 ligne1

colonne2

colonne m

A0 A1

fusible

fusible Gnd

fusible Gnd

Dmultiplexeur

Slectiond'une ligne

ligne2

Gnd

Fusible dtruit ou dfaut de mtallisation d au masque fusible Gnd fusible Gnd Gnd

ligne n

Ai
EN fusible /CE Gnd EN fusible Gnd Gnd

Ai+1 Ai+2 Ai+k

Multiplexeur
Slection de x colonnes parmi m=x.2 /OE

/OE Q0 Q1 Q(x-1)

multiplexeur de sortie fournissant 8 colonnes parmi m. Si le nombre de fils d'adresses de ce multiplexeur est k, il y a alors m = 2k colonnes. Rem: 2 broches de contrle sont prsentes dans les mmoires: /CE (ou /CS) Chip Enable ou Chip Select, permet la slection ou la dslection du botier complet. /OE (Output Enable) permet la mise en basse ou en haute impdances des tampons de sortie, et permet ainsi la lecture de la mmoire (Si /CE est aussi actif). Important: Lorsque le botier est dslectionn (/CE inactif), il est frquent d'obtenir une consommation infrieure. Il est donc intressant d'utiliser cette broche pour la commande par le dcodage d'adresse, afin de rduire la consommation. Malheureusement le temps d'accs aux donnes est alors souvent suprieur si la commande est ralise par la broche /CE, que si la commande est effectue par /OE.

Les mmoires suite2.lwp

Page - 11 -

Les Mmoires (Voir DOc AMD Am27C256 page 2-33, Dans le tableau PRODUCT SELECTOR GUIDE ci-dessous).

Pour Une Am27C256-120 (120ns), le temps d'acces tacc est de 120ns si la commande est effectue par /CE. Alors que tacc est de 50ns si la commande est faite par /OE. Par contre (Voir page 2-40) les courants Icc1 Icc3 montre qu'en mode standby le courant reste infrieur 1mA (/CE = VIH), alors qu'en mode actif Icc1 = 25mA (/CE = VIL). Dans toutes les mmoires une logique de slection permet de mettre en relation un certain nombre d'lments (bit) avec la (ou les) broche(s) de donne(s) de la mmoire. Le mot mmoire appel aussi case mmoire correspond une adresse dfinie, soit en parallle par dmultiplexage des fils d'adresses de la mmoire, soit en srie par une procdure squentielle (interface srie SPI, I2C...). Organisation d'une Mmoire de type parallle (Ex: ROM).

On remarque les sorties (DQ0 DQ7) en provenance des buffers de sortie (Output Buffers). La matrice est indique par (262144 Bit Cell Matrix) ce qui correspond : 256 x 1024 bits. Pour lire la donne correspondant 1 octet, il faut donc disposer une adresse sur les fil de A0 A14. Une partie de ces fils d'adresses permettent la slection d'une ligne de la matrice par le dcodeur (X Decoder). Les autres fils d'adresses restants permettent l'aide du dcodeur (Y Decoder), la slection des 8 colonnes correspondant l'octet dsir sur la ligne slectionne de la matrice. La donne n'apparatra en sortie que si les broches OE et CE sont actives (donc ici l'tat bas).

Les mmoires suite2.lwp

Page - 12 -

Les Mmoires N

N Convention de reprsentation des chronogrammes pour la gestion des mmoires..

Le tableau ci-contre montre les conventions de reprsentation utilises par les constructeurs de mmoire, afin de spcifier aux utilisateurs les conditions de fonctionnement limites de leurs circuits. (Extrait de la documentation: Am27C256 De chez : AMD

Chronogrammes en lecture de l'UVPROM Am27256.

Les mmoires suite2.lwp

Page - 13 -

Les Mmoires 1. Technologie de fabrication des mmoires EEPROM

Les EEPROM peuvent tre programmes et effaces lectriquement. Ci dessous on peut voir la structure flotox (Floating Gate Tunnel Oxyde). Dans les EEPROM la faible l'paisseur de l'oxyde entre la grille flottante et le silicium (quelques dizaines de nanomtres) rend facile l'limination par voie lectrique des lectrons pigs dans la grille flottante L'oxyde est de 15 nm environ au niveau du drain, et les lectrons peuvent alors voyager dans les deux sens par effet tunnel travers la couche d'oxyde (SIO2) sous l'effet dun champ lectrique issu d'une tension de +/- 20 V durant 10 ms.
(Structure FLOTOX Source ST Microelectronics).

Pour bloquer un transistor, la source et le drain sont mis la masse, et une impulsion de tension positive est applique entre la seconde grille en Si polycristalin (+VG) et la masse, des lectrons issus du drain traversent la mince couche d'oxyde et viennent se piger dans la grille flottante (au centre).

De mme que pour les EPROM, l'accroissement de tension de seuil qui en rsulte pour la deuxime grille interdit au MOS de devenir conducteur au cours d'une lecture ultrieure tant que des lectrons sont pigs dans la grille flottante. Pour supprimer ce blocage du transistor la seconde grille (VG) et la source sont mises la masse, et l'impulsion de tension est applique entre drain et masse; les lectrons prcdemment pigs dans la grille flottante transitent en sens inverse travers l'oxyde mince et la tension de seuil redevient normale. La possibilit de reprogrammer facilement les EEPROM (voir les mmoires flash) justifie le succs de ce type de point mmoire Organisation des cellules mmoires (doc Intel, DATA BOOK Applications 1981): Pour effacer un bit, on place une tension de 20v sur la ligne et 0v sur la colonne.

Pour crire un bit la colonne est place sous une tension de 18 20v et la ligne 0v.

Les mmoires suite2.lwp

Page - 14 -