ESCUELA MILITAR DE INGENIERA MCAL.

ANTONIO JOSE DE SUCRE BOLIVIA

INVESTIGACION # 1

MICROPROCESADORES I
ALUMNO: A8778-5 A8574-X A8617-7 PARALELO: CHAVEZ FLORES PABLO JOSE RIVEROS VERA ALEJANDRO PABLO GONZALES MORILLAS WILFREDO

Sexto Semestre

ING. ELECTRONICA
FECHA: 24 / 03 / 2011 LA PAZ - BOLIVIA

CONFIGURACION DE UN PIC (CODIGOS)

PIC16F87XA PALABRA DE CONFIGURACIN (DIRECCIN 2007h)(1)

bit 13 Programa Flash

CP: Bit de Proteccin de Cdigo de Memoria de 1 = Proteccin de Cdigo apagado 0 = Proteccin de cdigo de toda la memoria de programa

bit 12 bit 11

No aplicado: Leer como 1 DEBUG: Bit de Modo Depurador En-Circuito 1 = Depurador En-circuito deshabilitado, RB6 y RB7 son pines de E/S de propsito general 0 = Depurador En-circuito habilitado, RB6 y RB7 estn dedicados al depurador

bit 10-9

WRT1:WRT0 Bits de Habilitacin de Escritura de Memoria de Programa FLASH Para PIC 16F876A/877A: 11 = Proteccin de Escritura apagado; todos los programas de memoria pueden ser escritos por control EECON 10 = 0000h a 00FFh protegido contra escritura; 0100h a 1FFFh puede ser escrito por control EECON 01 = 0000h a 07FFh protegido contra escritura; 0800h a 1FFFh puede ser escrito por control EECON 00 = 0000h a 0FFFh protegido contra escritura; 1000h a 1FFFh puede ser escrito por control EECON Para PIC16F873A/874A:

11 = Proteccin de Escritura apagado; todos los programas de memoria pueden ser escritos por control EECON 10 = 0000h a 00FFh protegido contra escritura; 0100h a 1FFFh puede ser escrito por control EECON 01 = 0000h a 03FFh protegido contra escritura; 0800h a 1FFFh puede ser escrito por control EECON 00 = 0000h a 07FFh protegido contra escritura; 1000h a 1FFFh puede ser escrito por control EECON bit 8 EEPROM 1 = Proteccin de cdigo de Datos EEPROM apagado 0 = Proteccin de cdigo de Datos EEPROM bit 7 LVP: Bit de Habilitacin de Programacin Serial En-Circuito de Bajo-Voltaje (Suministro individual) 1 = Pin RB3/PGM tiene funcin PGM; programacin de bajovoltaje habilitado 0 = RB3 es E/S digital, HV en MCLR debe ser usado para programar bit 6 BOREN: Bit de Habilitacin de Reset Brown-out 1 = BOR habilitado 0 = BOR deshabilitado bit 5-4 bit 3 No aplicado: Leer como 1 PWRTEN: Bit de Habilitacin de Cronmetro Power-up 1 = PWRT deshabilitado 0 = PWRT habilitado bit 2 WDTEN: Bit de Habilitacin de Cronmetro Watchdog 1 = WDT habilitado 0 = WDT deshabilitado bit 1-0 FOSC1:FOSC0: Bits de Seleccin de Oscilador 11 = Oscilador RC CPD: Bit de Proteccin de Cdigo de Memoria de Datos

10 = Oscilador HS 01 = Oscilador XT 00 = Oscilador LP

Nota 1: El valor (unprogrammed) borrado de la Palabra de Configuracin es 3FFFh.

PIC 12F629/675 Pertenece a la configuracin especial, es el espacio de memoria (2000h 3FFFh), qu slo puede accederse durante la programacin. PALABRA DE CONFIGURACIN (DIRECCIN: 2007h)

bit 13-12 BG1:BG0: Bits de Calibracin de Bandgap para voltaje de BOD y POR (1) 00 = Voltaje bandgap Mas Bajo 11 = Voltaje bandgap Mas Alto bit 11-9 bit 8 No aplicado: Leer como 0 CPD: Bit de Proteccin de Cdigo de Datos(2) 1 = Proteccin de Cdigo de Memoria de Datos est deshabilitado 0 = Proteccin de Cdigo de Memoria de Datos est habilitado bit 7 CP: Bit de Proteccin de Cdigo(3) 1 = Proteccin de Cdigo de Memoria de Datos est deshabilitado

0 = Proteccin de Cdigo de Memoria de Datos est habilitado bit 6 BODEN: Bit de Habilitacin de Deteccin de Brown-out(4) 1 = BOD habilitado 0 = BOD deshabilitado bit 5 MCLRE: Seleccin de funcin de pin RA3/MCLR(5) 1 = funcin de pin RA3/MCLR es MCLR 0 bit 4 = funcin de pin RA3/MCLR es E/S digital, MCLR internamente conectada a VDD PWRTE: Bit de Habilitacin de Cronmetro Power-up 1 = PWRT deshabilitado 0 = PWRT habilitado bit 3 WDTE: Bit de Habilitacin de Cronmetro Watchdog 1 = WDT habilitado 0 = WDT deshabilitado bit 2-0 111 110 101 100 FOSC2:FOSC0: Bits de Seleccin de Oscilador = = = = Oscilador Oscilador Oscilador Oscilador RC: RC: funcin funcin funcin de de CLKOUT E/S en en E/S en el el en el pin pin el RA4/OSC2/CLKOUT, RC en RA5/OSC1/CLKIN RA4/OSC2/CLKOUT, RC en RA5/OSC1/CLKIN INTOSC: INTOSC: CLKOUT de RA4/OSC2/CLKOUT, funcin de E/S en RA5/OSC1/CLKIN funcin RA4/OSC2/CLKOUT, funcin de E/S en RA5/OSC1/CLKIN 011 = EC: funcin de E/S en el pin RA4/OSC2/CLKOUT, CLKIN en RA5/OSC1/CLKIN 010 = Oscilador HSr: Cristal/resonador de Alta Velocidad en RA4/OSC2/CLKOUT y RA5/OSC1/CLKIN 001 = Oscilador XT: Crstal/resonador en RA4/OSC2/CLKOUT y RA5/OSC1/CLKIN 000 = Oscilador LP: Cristal de Bajo poder en RA4/OSC2/CLKOUT y RA5/OSC1/CLKIN

Nota 1: Los bits de Calibracin Bandgap son programados de fabrica y deben ser ledos y salvados antes de ser borrado como se especifica. Estos bits son reflejados en un exportar de la configuracin de palabra. Microchip Development Tools mantiene todos los bits de calibracin en marcos de fbrica. 2: Todos los datos EEPROM sern borrados cuando la proteccin de cdigo sea apagada. 3: Toda la memoria de programa ser borrado, incluyendo valores OSCCAL, cuando la proteccin de cdigo sea apagada. 4: Habilitando Deteccin de Brown-out no habilita automticamente el cronmetro Power-up. 5: Cuando MCLR es acertado en el modo INTOSC o RC, el oscilador de reloj interno es deshabilitado.

PIC 16F88 CONFIG 1: PALABRA DE CONFIGURACIN 1(DIRECCIN: 2007h)

bit 13 CP: Los bits de Proteccin de Cdigo de Memoria de Programa del destello 1 = Codifique proteccin complementaria 0 = El 0000h para 0FFFh protegido en cdigo (todo protegi) bit 12 CCPMX: CCP1 El bit de seleccin 1 = La funcin del CCP1 en RB0 0 = La funcin del CCP1 en RB3

bit 11 DEBUG: En Depurador del Circuito de Modo bit 1 = En Depurador del Circuito desactivado, RB6 y RB7 son de propsito general Yo los alfileres de la / O I/O pins 0 = En Depurador del Circuito habilitado, RB6 y RB7 estn dedicados al depurador bit 10-9 WRT<1:0>: La Memoria de Programa de llamada Escribe Habilita los pedazos 11 = La proteccin de escritura apagada 10 = El 0000h para 00FFh protegido contra escritura, 0100h para 0FFFh puede ser modificado por el control EECON 01 = El 0000h para 07FFh protegido contra escritura, 0800h para 0FFFh puede ser modificado por el control EECON 00 = El 0000h para 0FFFh protegido contra escritura bit 8 CPD: Datos EE de cdigos de memoria de proteccin de bit 1 = Cdigo de proteccin apagado 0 = La memoria EE de datos protegida en cdigo bit 7 LVP Bajo-voltaje Programando Habilitan el bit 1 = El pin del RB3/PGM tiene funcin PGM, Programacin de Bajo Voltaje habilitado 0 = El RB3 es digital I/ O, HV en MCLR debe servir para programar bit 6 BOREN: Brown-out Restablezca Habilite el pedazo 1 = BOR habilitado 0 = BOR deshabilitado bit 5 MCLRE: La funcin del RA5/MCLR/VPP Pin Seleccione el bit 1 = La funcin del pin del RA5/MCLR/VPP es MCLR 0 = La funcin del pin del RA5/MCLR/VPP es digital I/O, MCLR internamente conectado a VDD bit 3 PWRTEN: Power-up el Cronmetro Habilita el bit 1 = PWRT deshabilita 0 = PWRT habilita bit 2 WDTEN: Watchdog Cronmetro Habilita el bit 1 = WDT habilita 0 = WDT deshabilita bit 4, 1-0 FOSC<2:0>: Bit de Seleccin de oscilador 111 = El oscilador EXTRC; La funcin CLKO en RA6/OSC2/CLKO 110 = El oscilador EXTRC; El puerto de funcin de la I/ O en RA6/OSC2/CLKO 101 = El oscilador INTRC; La funcin CLKO en pin del RA6/OSC2/CLKO y el puerto funcin de la I / O en el pin RA7/OSC1/CLKI 100 = El oscilador INTRC; El puerto de funcin de la I / O en ambos pines del RA6/OSC2/CLKO y RA7/OSC1/CLKI 011 = ECIO; El puerto de funcin de la I / O en RA6/OSC2/CLKO 010 = El oscilador HS

001 = El oscilador XT 000 = El oscilador LP

CONFIG 2: PALABRA DE CONFIGURACIN (DIRECCIN: 2008h)

bit 13-2

Unimplemented: Lea como ' 1 '

bit 1 IESO: El bit de Switchover Externo interno 1 = El modo del Switchover Externo interno habilitado 0 = El modo de Switchover Externo interno desactivado bit 0 FCMEN: Fail-Safe Clock Monitor Enable bit 1 = falta-seguro El monitor del Reloj habilitado 0 = falta-seguro El monitor del Reloj deshabilitado

PIC16F628 PALABRA DE CONFIGURACIN

bit 13-10: CP1:CP0: Codifique Proteccin bits (2) Codifique la proteccin para 2K de memoria del programa 11 = Programe de proteccin de cdigo de memoria apagado 10 = El cdigo de 0400h-07FFh protegido 01 = El cdigo de 0200h-07FFh protegido 00 = El cdigo de 0000h-07FFh protegido Codifique la proteccin para 1K de memoria del programa

11 = La proteccin de cdigo de memoria de programa apagado 10 = La proteccin de cdigo de memoria de programa apagado 01 = El cdigo de 0200h-03FFh protegido 00 = El cdigo de 0000h-03FFh protegido bit 9: Unimplemented: Lea como `0' bit 8: CPD: Data Codifique la Proteccin bit(3) 1 = La proteccin de cdigo de memoria de datos off 0 = El cdigo de memoria de datos protegido bit 7: LVP: El Bajo Voltaje Programando habilitado 1 = El pin del RB4/PGM tiene funcin PGM, programar bajo voltaje habilitado 0 = El RB4/PGM es digital I/ O, HV en MCLR sirve para programar bit 6: BODEN: Brown-out Detecte Reanudacin habilitado bit (1) 1 = BOD La reanudacin habilitado 0 = BOD La reanudacin deshabilitada bit 5: MCLRE: RA5/MCLR pin funcin de seleccin 1 = La funcin del pin del RA5/MCLR es MCLR 0 = La funcin del pin del RA5/MCLR es Aporte digital, MCLR at internamente a VDD bit 3: PWRTEN: Power-up cronmetro Habilitado bit (1) 1 = PWRT deshabilitado 0 = PWRT habilitado bit 2: WDTEN: Watchdog cronmetro Habilitado bit 1 = WDT habilitado 0 = WDT deshabilitado

bit 4, 1-0:

FOSC2:FOSC0: Seleccin del oscilador bits(4) 111 = El oscilador ER: La funcin CLKOUT en pin del RA6/OSC2/CLKOUT, Resistencia en RA7/OSC1/CLKIN 110 = El oscilador ER: I/O funciona en pin del RA6/OSC2/CLKOUT, Resistencia en RA7/OSC1/CLKIN 101 = El oscilador INTRC: La funcin CLKOUT en pin del RA6/OSC2/CLKOUT, la funcin de I/O en RA7/OSC1/CLKIN

100 = El oscilador INTRC: I/O funciono en pin del RA6/OSC2/CLKOUT, la funcin de l/O en RA7/OSC1/CLKIN 011 = CE: I/O la funciono en pin del RA6/OSC2/CLKOUT, CLKIN en RA7/OSC1/CLKIN 010 = El oscilador HS: El cristal /resonador alto de velocidad en RA6/OSC2/CLKOUT y RA7/OSC1/CLKIN 001 = El oscilador XT: El cristal /resonador en RA6/OSC2/CLKOUT y RA7/OSC1/CLKIN 000 = El oscilador DEL LP: Bajo energa de cristal en RA6/OSC2/CLKOUT y RA7/OSC1/CLKIN Nota 1: Reanudacin apagada Detecta Brown-out automticamente, el Cronometrador que se energiza arriba (PWRT) sin tener en cuenta el valor de PWRTE bit. Asegura el Timer que se energiza arriba es habilitado que en cualquier momento de la Reanudacin apagada Detecta Brown-out est habilitada. 2: Todo el CP1:Los pares del CP0 tienen que recibir el mismo valor para permitir el plan de proteccin de cdigo listado. 3: Los datos entero EEPROM ser borrado cuando la proteccin de cdigo est apagada. 4: Cuando MCLR es afirmado en el modo INTRC o ER, el oscilador interno del reloj est deshabilitado.

PIC 12C509 PALABRA DE CONFIGURACIN PARA PIC12C509

bit 11-5:

Unimplemented

bit 4: MCLRE: MCLR habilitado bit. 1 = El pin MCLR habilitado 0 = MCLR at a VDD, (Internamente) bit 3: CP: Codifique proteccin bit. 1 = Cdigo de proteccin off

0 = Cdigo de proteccin on bit 2: WDTE: Watchdog cronmetro habilita bit 1 = WDT habilitado 0 = WDT deshabilitado bit 1-0: FOSC1:FOSC0: La seleccin del oscilador bits 11 = EXTRC - el oscilador externo RC 10 = INTRC - el oscilador interno RC 01 = Oscilador XT 00 = Oscilador LP

Nota 1: Referirse al PIC12C5XX Programando Especificaciones para decidir cmo acceder a la palabra de configuracin. Este registro no es usuario direccionable durante la operacin del dispositivo.

PIC 18F4550 CONFIGURACION 1L: EL REGISTRO DE CONFIGURACIN 1 BAJO (LA DIRECCIN DE BYTE 300000h)

bit 7-6 Unimplemented: Lea como ' 0 ' bit 5 USBDIV: USB Cronometre bit de Seleccin (aprovechado en el modo Completo Speed USB slo; UCFG:FSEN = 1) 1 = La fuente del reloj USB viene del lazo de enganche de fase de 96 MHz entre 2 0 = La fuente del reloj USB viene directamente del bloque primario del oscilador sin postescala bit 4-3 CPUDIV1:CPUDIV0: System Clock Postscaler Selection bits

For XT, HS, EC y ECIO los modos del oscilador: 11 = El oscilador primario entre 4 para derivar reloj del sistema 10 = El oscilador primario entre 3 para derivar reloj del sistema 01 = El oscilador primario entre 2 para derivar reloj del sistema 00 = El oscilador primario usado en seguida para reloj del sistema (ningn postescalador) For XTPLL, HSPLL, ECPLL y ECPIO modos del oscilador: 11 10 01 00 bit 2-0 = 96 = 96 = 96 = 96 MHz MHz MHz MHz PLL PLL PLL PLL dividir dividir dividir dividir entre 6 entre 4 entre 3 entre 2 para derivar para derivar para derivar para derivar reloj reloj reloj reloj del del del del sistema sistema sistema sistema

PLLDIV2:PLLDIV0: PLL Prescaler seleccin de bits 111 = Divida entre 12 (48 MHz la entrada del oscilador) 110 = Divida entre 10 (40 MHz la entrada del oscilador) 101 = Divida entre 6 (24 MHz la entrada del oscilador) 100 = Divida entre 5 (20 MHz la entrada del oscilador) 011 = Divida entre 4 (16 MHz la entrada del oscilador) 010 = Divida entre 3 (12 MHz la entrada del oscilador) 001 = Divida entre 2 (8 MHz la entrada del oscilador) 000 = No prescale (4 MHz oscilador entrado maneja PLL directamente)

CONFIGURACION 1H: EL REGISTRO DE CONFIGURACIN 1 ALTO (LA DIRECCIN DE BYTE 300001h)

bit 7 IESO: Internal/External Oscillator Switchover bit 1 = Oscilador modo de Switchover habilitado 0 = Oscilador modo de Switchover deshabilitado bit 6 FCMEN: El monitor del Reloj falta-seguro Habilita el bit 1 = Fail-Safe monitor de reloj habilitado 0 = Fail-Safe monitor de reloj deshabilitado

bit 5-4 bit 3-0

Unimplemented: Lea como 0 FOSC3:FOSC0: Seleccin del oscilador bits(1) 111x = HS oscilador, PLL habilitado (HSPLL) 110x = HS oscilador (HS) 1011 = El oscilador interno, el oscilador HS usado por USB (INTHS) 1010 = El oscilador interior, XT us por USB (INTXT) 1001 = El oscilador interno, la funcin CLKO en RA6, CE utilizado por USB (INTCKO) 1000 = El oscilador interno, la funcin portuaria en RA6, CE utilizado por USB (INTIO) 0111 = El oscilador EC, PPL habilitado, la funcin CLKO en RA6 (ECPLL) 0110 = El oscilador DEL CE, PPL habilitado, el puerto funciona en RA6 (ECPIO) 0101 = El oscilador EC, la funcin CLKO en RA6 (EC) 0100 = El oscilador EC, puerto funciona en RA6 (ECIO) 001x = El oscilador XT, PPL habilitado (XTPLL) 000x = XT oscilador (XT)

Nota 1: El microcontrolador y el mdulo USB que ambos usan el oscilador seleccionado como su reloj La fuente en XT, HS y los modos EC. El mdulo USB utiliza al XT indicado, HS o EC El oscilador como su fuente del reloj cada vez que el microcontrolador usa el oscilador interno.

CONFIGURACION 2L: EL REGISTRO DE CONFIGURACIN 2 BAJO (LA DIRECCIN DE BYTE 300002h)

bit 7-6 Unimplemented: Lea como 0 bit 5 VREGEN: USB el Regulador de Voltaje Interior Habilita el bit 1 = USB regulador de voltaje habilitado 0 = USB regulador de voltaje deshabilitado bit 4-3 BORV1:BORV0: Brown-out Restablezca el Voltaje bits(1)

11 = ajuste mnimo . . . 00 = mximo ajuste bit 2-1 BOREN1:BOREN0 Brown-out Reanudacin habilitada bits(2) 11 = Brown-out reanudacin permitida en hardware slo (SBOREN est deshabilitado) 10 = Brown-out La reanudacin permitida en solo en hardware y deshabilitado en el modo de Sleep (SBOREN est deshabilitado) 01 = Brown-out reanudacin permitida y controlado por software (SBOREN es facultado) 00 = Brown-out la reanudacin desactivada en hardware y software bit 0 PWRTEN: Power-up cronmetro Habilita el bit(2) 1 = PWRT deshabilitado 0 = PWRT habilitado

CONFIGURACION 2H: EL REGISTRO DE CONFIGURACIN 2 A GRAN ALTURA (LA DIRECCIN DE BYTE 300003h)

bit 7-5 bit 4-1

Unimplemented: Lea como 0 WDTPS3:WDTPS0: Watchdog Timer Postscale Select bits 1111 = 1:32,768 1110 = 1:16,384 1101 = 1:8,192 1100 = 1:4,096 1011 = 1:2,048 1010 = 1:1,024 1001 = 1:512 1000 = 1:256 0111 = 1:128 0110 = 1:64 0101 = 1:32

0100 = 1:16 0011 = 1:8 0010 = 1:4 0001 = 1:2 0000 = 1:1 bit 0 WDTEN: Watchdog cronmetro habilita el bit 1 = WDT habilitado 0 = WDT deshabilitado (El control est puesto en el bit SWDTEN)

CONFIGURACION 3H: EL REGISTRO DE CONFIGURACIN 3 ALTO (LA DIRECCIN DE BYTE 300005h)

bit 7 MCLRE: MCLR Pin Enable bit 1 = El pin MCLR habilitado; RE3 entrada del pin desactivado 0 = RE3 entrada del pin habilitado; MCLR deshabilitado bit 6-3 Unimplemented: Lea como 0 bit 2 LPT1OSC: Low-Power Timer 1 Oscilador habilita en bit 1 = Timer1 Configurado para la operacin low-power 0 = Timer1 Configurado para la operacin higher power bit 1 PBADEN: PORTB A/D habilita bit (Afecta ADCON1 Resetea el estado. ADCON1 controla PORTB <4:0> la configuracin del pin.) 1 = PORTB<4:0>pines son configurados como analgicos canales de entrada en la Reanudacin 0 = PORTB<4:0> Los pines son configurados como digitales I/O en la Reanudacin bit 0 CCP2MX: CCP2 Mux bit 1 = CCP2 input/output es multiplexada con RC1 0 = CCP2 input/output es multiplexada con RB3

CONFIGURACION 4L: EL REGISTRO DE CONFIGURACIN 4 BAJO (LA DIRECCIN DE BYTE 300006h)

bit 7 DEBUG: depurador de fondo habilita el bit 1 = El depurador de fondo desactivado, RB6 y RB7 configuraron como el propsito general pins de I/O 0 = El depurador del fondo habilitado, RB6 y RB7 estn dedicados para In-Circuit Debug bit 6 XINST: La instruccin extensa Coloc el bit habilitado 1 = La instruccin coloc extensin y el modo de Direccionamiento Indexado habilitad 0 = La instruccin coloc extensin y el modo de Direccionamiento Indexado desactivado (el modo del Legado)

bit 5 ICPRT: Dedicated In-Circuit Debug/Programming Port (ICPORT) Enable bit(1) 1 = ICPORT habilitado 0 = ICPORT deshabilitado Note 1: Disponible slo en dispositivos del PIC18F4455/4550 en paquetes TQFP de 44 pines. bit 4-3 Unimplemented: Lea como 0 bit 2 LVP: Single-Supply ICSP Enable bit 1 = Single-Supply ICSP habilitado 0 = Single-Supply ICSP deshabilitado bit 1 Unimplemented: Lea como 0 bit 0 STVREN: Stack Full/Underflow Reset Enable bit 1 = Stack full/underflow Causar que se resetee 0 = Stack full/underflow no causar reseteo

CONFIGURACION 5L: EL REGISTRO DE CONFIGURACIN 5 BAJO (LA DIRECCIN DE BYTE 300008h)

bit 7-4 Unimplemented: Lea como 0 bit 3 CP3: Codifique Proteccin bit(1) 1 = Bloque 3 (006000-007FFFh) no protegido en cdigo 0 = Bloque 3 (006000-007FFFh) protegido en cdigo bit 2 CP2: Codifique Proteccin bit 1 = Bloque 2 (004000-005FFFh) no protegido en cdigo 0 = Bloque 2 (004000-005FFFh) protegido en cdigo bit 1 CP1: Codifique Proteccin bit 1 = Bloque 1 (002000-003FFFh) no protegido en cdigo 0 = Bloque 1 (002000-003FFFh) protegido en cdigo

bit 0 CP0: Codifique Proteccin bit 1 = Bloque 0 (000800-001FFFh) no protegido en cdigo 0 = Bloque 0 (000800-001FFFh) protegido en cdigo

CONFIGURACION 5H: EL REGISTRO DE CONFIGURACIN 5 ALTO (LA DIRECCIN DE BYTE 300009h)

bit 7 CPD Datos EEPROM Codifique proteccin bit 1 = Datos EEPROM no protegido en cdigo 0 = Datos EEPROM protegido en cdigo bit 6 CPB: Boot Block Code Protection bit 1 = Arranque bloque (000000-0007FFh) no protegido en cdigo 0 = Arranque bloque (000000-0007FFh) protegido en cdigo bit 5-0 Unimplemented: Lea como 0

CONFIGURACION 6L: EL REGISTRO DE CONFIGURACIN 6 BAJO (LA DIRECCIN DE BYTE 30000Ah)

bit 7-4 bit 3

Unimplemented: Lea como 0 WRT3: Proteccin de Escritura bit(1) 1 = Bloque 3 (006000-007FFFh) no protegido contra escritura 0 = Bloque 3 (006000-007FFFh) protegido contra escritura

bit 2 WRT2: Proteccin de Escritura bit 1 = Bloque 2 (004000-005FFFh) no protegido contra escritura 0 = Bloque 2 (004000-005FFFh) protegido contra escritura bit 1 WRT1: Proteccin de Escritura bit 1 = Bloque 1 (002000-003FFFh) no protegido contra escritura 0 = Bloque 1 (002000-003FFFh) protegido contra escritura

bit 0 WRT0: Proteccin de Escritura bit 1 = Bloque 0 (000800-001FFFh) no protegido contra escritura 0 = Bloque 0 (000800-001FFFh) protegido contra escritura

CONFIGURACION 6H: EL REGISTRO DE CONFIGURACIN 6 ALTO (LA DIRECCIN DE BYTE 30000Bh)

bit 7 WRTD: Datos EEPROM escriba proteccin de bit 1 = Datos EEPROM no protegido contra escritura 0 = Datos EEPROM protegido contra escritura

bit 6 WRTB: Boot Block escriba proteccion de bit 1 = Boot block (000000-0007FFh) no protegido contra escritura 0 = Boot block (000000-0007FFh) protegido contra escritura bit 5 WRTC: El Registro de la configuracin Escribe proteccion bit 1 = configuracin de registro (300000-3000FFh) no protegido contra escritura 0 = configuracin de registro (300000-3000FFh) protegido contra escritura Note 1: Este bit de slo lectura en el modo normal de ejecucin; Puede estar escrito slo adentro en el modo de programa. bit 4-0 Unimplemented: Lea como 0

CONFIGURACION 7L: EL REGISTRO DE CONFIGURACIN 7 BAJO (LA DIRECCIN DE BYTE 30000Ch)

bit 7-4 Unimplemented: Read as 0 bit 3 EBTR3: : tabla de lectura de proteccin bit(1) 1 = Block 3 (006000-007FFFh) no resguardado para la tabla de lectura ejecutada en otros bloques 0 = Block 3 (006000-007FFFh) resguardado de lecturas de la tabla de lectura que ejecut en otro bloque bit 2 EBTR2: : tabla de lectura de proteccin bit 1 = Block 2 (004000-005FFFh) no resguardado para la tabla de lectura ejecutada en otros bloques 0 = Block 2 (004000-005FFFh) resguardado de lecturas de la tabla de lectura que ejecut en otro bloque bit 1 EBTR1: tabla de lectura de proteccin bit

1 = Bloque 1 (002000-003FFFh) no resguardado para la tabla de lectura ejecutada en otros bloques 0 = Bloque 1 (002000-003FFFh) resguardado de lecturas de la tabla de lectura que ejecut en otro bloque bit 0 EBTR0: tabla de lectura de proteccin bit 1 = Bloque 0 (000800-001FFFh) no resguardo de la tabla lee ejecutada en otros bloques 0 = Bloque 0 (000800-001FFFh) resguardado de lecturas de la tabla que ejecut en otro bloque

CONFIGURACION 7H: EL REGISTRO DE CONFIGURACIN 7 ALTO (LA DIRECCIN DE BYTE 30000Dh)

bit 7 bit 6

Unimplemented: Read as 0 EBTRB: Boot Block table de lectura de proteccin bit 1 = Arranque bloque (000000-0007FFh) no resguardado de las lecturas de la tabla que ejecutaron en otros bloques 0 = Arranque bloque (000000-0007FFh) resguardado de lecturas de la tabla que ejecut en otro se bloque Unimplemented: Lea como0

bit 5-0