IMPLEMENTACIN DE UN SUMADOR BINARIO DE 2 BITS EN UNA GAL22V10

David Alejandro Agudelo Jimnez Estudiante ingeniera de sistemas y computacin Universidad Tecnolgica de pereira. 24 de agosto de 2009
Se requiere implementar un sumador de enteros de 2 bits, sin signo, de modo que la salida sea afectada por un latch, o una OMC, para guardar el resultado en memoria. Para implementar dicho dispositivo se utilizar una GAL22V10 y se efectuar paso a paso la elaboracin de dicha implementacin.

1.
1.1.

SUMADOR DE ENTEROS DE 2 BITS

Parametros de entrada y salida

Para plantear el sumador binario es necesario tener en cuenta los parmetros de entrada que en este caso son dos enteros de 2 bits, A y B, y los parmetros de salida, que solo ser un entero de 3 bits, S. Cada parmetro esta conformado por un arreglo de bits, o de otra forma , cada parmetro es un bus de 2 bits 3 bits, de modo que se emplearn 4 entradas, y 3 salidas, denotadas por A0 , A1 , B0 , B1 y S0 , S1 , S2 respectivamente.

1.2.

Tabla de verdad
A0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S0 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 S1 0 0 1 1 0 1 1 0 1 1 0 0 1 0 0 1 S2 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0

Segn lo anterior, se plantea la siguiente tabla de verdad:

1.3.

Ecuaciones Lgicas

Empleando el mtodo de suma de productos, podemos determinar las ecuaciones lgicas para cada salida Si , i = 0, 1, 2. As mismo, empleando la tcnica del mapa de Karnaugh podemos simplicar dichas ecuaciones, para su ptima implementacin. Para la elaboracin de la ecuacin 1 tenemos segn el Mapa de Karnaugh la siguiente ecuacin : S0 = A1 B0 B1 + A0 A1 B1 + A0 B0 Para la la salida S1 se tiene: A0 A1 B0 B1 + A0 A1 B0 B1 + A0 A1 B0 + A0 B0 B1 + A0 B0 B1 + A0 A1 B0

Ahora para S2 se tiene la siguiente ecuacin lgica: S2 = A1 B1 + A1 B1 Ya teniendo dichas ecuaciones, solo resta implementar la lgica en la GAL22V10.

2.

Implementacin

Para la implementacin en un archivo JEDEC se tomarn en cuenta el data sheet del PLD GAL22v10 y se har referencia a la matriz programable de dicho dispositivo.

2.1.

Pines de entrada y salida

Se tomarn en cuenta los pines 1,2,3,4 y 5 de dicho PLD, as mismo como para los pines de salida sern los pines 21,22 y 23. En la siguiente tabla se ilustra cada pin, y cada variable asociada a este segn las ecuaciones presentadas en la Seccin 1.

Pin 1 2 3 4 5 23 22 21

Variable Clk A0 A1 B0 B1 S0 S1 S2

2.2.

Archivo JEDEC

Para implementar la anterior lgica en la GAL22v10, es necesario la elaboracin de un archivo JEDEC que contiene las conexiones de los fusibles de dicho PLD. Se tomaran en cuenta las lneas 0485-0529, 0530-0574,. . ., 5808-5852 (Conguracin de registro de la macrocelda). Teniendo en cuenta esto, se pasar a determinar dichas lneas. Sern 11 lneas, determinando la primera ecuacin 3 de ellas. Para determinar la primera lnea, necesitamos obtener el primer producto, ste es A1 B0 B1 .
Clk A0 A1 B0 B1

L0045 11 11 11 11 01 11 01 11 01 11 11 11 11 11 11 11 11 11 11 11 11 11

La lnea esta compuesta por 22 pares de dgitos binarios. Cada 2 pares de estos dgitos, indican una sola entrada, el primer par, indica la entrada y el primer dgito muestra la entrada sin cambios, y el segundo la entrada negada. Un punto en la conexin es un 0 en la linea. Cmo A1 es la tercera entrada, y va en el pin 3, se hace la conexin el primer dgito de la pareja 3. Es decir, se coloca un 0 en dicha posicin, as mismo para B1 y B0 . As sucesivamente, se hacen el resto de lineas, quedando el documento como sigue: L0045 11 11 11 11 01 11 01 11 01 11 11 11 11 11 11 11 11 11 11 11 11 11 L0090 11 11 01 11 01 11 11 11 01 11 11 11 11 11 11 11 11 11 11 11 11 11 L0135 11 11 01 11 11 11 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 L0440 11 11 10 11 01 11 10 11 01 11 11 11 11 11 11 11 11 11 11 11 11 11 L0445 11 11 01 11 01 11 01 11 01 11 11 11 11 11 11 11 11 11 11 11 11 11 L0490 11 11 10 11 10 11 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 L0535 11 11 10 11 11 11 01 11 10 11 11 11 11 11 11 11 11 11 11 11 11 11 L0580 11 11 01 11 11 11 10 11 10 11 11 11 11 11 11 11 11 11 11 11 11 11 L0625 11 11 01 11 10 11 10 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 L0924 11 11 11 11 01 11 11 11 10 11 11 11 11 11 11 11 11 11 11 11 11 11 L0969 11 11 11 11 10 11 11 11 01 11 11 11 11 11 11 11 11 11 11 11 11 11 La siguiente lnea activa el modo registro para las macroceldas de los pines 21-23. L5808 10 11 11 11 10 11 11 11 10 11 11 11 11 11 11 11 11 11 11 11 11 11 Como el pin del Clk no es afectado por ninguna compuerta lgica, para el uso requerido, simplemente se deja por defecto a la entrada de dicho pin. 4