Lyce Grandmont STS Systmes Electroniques Fiche PIC18

PIC18 : Ports E/S

Pour les PIC18Fxx2 et/ou PIC18Fxx20

Gnralits sur les ports E/S

En fonction du modle de processeur choisi et des fonctionnalits actives, jusqu' 5 ports E/S peuvent tre utiliss. La plupart des broches des ports E/S sont multiplexes avec d'autres priphriques. L'utilisation de la ligne en E/S interdit l'utilisation de celle-ci pour le priphrique, et inversement. Chaque port est associ 3 registres : TRIS : Registre de direction de donnes (DDR) PORT : Pour la lecture des niveaux prsents sur les broches. LAT : Buffer de sortie (Output Latch). Remarque : Les registres LATx sont des nouveauts par rapport la famille des PIC16F. En sortie, le contenu du LAT et du PORT associ sont identiques. Sur une ligne en entre, ils peuvent tre diffrents. Le niveau lectrique prsent sur la broche est obtenu par la lecture du registre PORT. Le modle simplifi d'une ligne de port est le suivant (l'influence des autres priphriques n'est pas reprsente).

La configuration d'un bit du registre TRIS correspondant une ligne de port configure cette ligne soit en entre ('1'), soit en sortie ('0') : TRISx 0 1 Etat ligne Sortie Entre

03 - Fiche_PIC18_Ports_ES.odt

27/02/06

1/9

Lyce Grandmont STS Systmes Electroniques Fiche PIC18

Utilisation du port A
PIC18Fxx2 Port compos de 7 bits. PIC18Fxx20 Port compos de 8 bits. La ligne RA4 est aussi multiplexe avec une sortie du comparateur : RA4/C1OUT. Dans ce cas, les lignes RA0 RA5 peuvent tre utilises comme entres ou sorties du comparateur en positionnant les bits correspondants dans le registre CMCON. Pour utiliser les lignes RA0 RA3 comme des entres numriques, il faut aussi dsactiver les comparateurs. Les lignes RA6 et RA7 sont multiplexes avec les broches de l'oscillateur principal. Elles sont configures comme broches oscillateur ou comme lignes E/S par l'intermdiaire du registre de configuration en fonction de la configuration lors de la programmation du microcontrleur. Les autres lignes du port A sont multiplexes avec les entres analogiques et les entres Vref+ et Vref- du convertisseur analogique numrique. La configuration de ces lignes en Numrique ou Analogique se fait grce au registre ADCON1. Remarque : A la mise sous tension, les lignes RA5 et RA3 RA0 sont configures comme des entres analogiques. RA6 (pour le 18Fxx2) et RA4 sont configures comme des entres numriques. La ligne RA4/T0CKI (C1OUT) est une entre type comparateur hystrsis (trigger de Schmidtt). La ligne RA4/T0CKI est une sortie drain ouvert.

La ligne RA4 est multiplexe avec l'entre d'horloge du timer 0 : RA4/T0CKI.

Les entres (autres que RA4) sont des entres compatibles TTL

Toutes les sorties (sauf RA4 sur les PIC18Fxx2) sont des tages de sortie CMOS complets.

03 - Fiche_PIC18_Ports_ES.odt

27/02/06

2/9

Lyce Grandmont STS Systmes Electroniques Fiche PIC18

PIC 18Fxx2 RA4/T0CKI RA6

PIC 18Fxx2 synthse port A :

03 - Fiche_PIC18_Ports_ES.odt

27/02/06

3/9

Lyce Grandmont STS Systmes Electroniques Fiche PIC18

PIC 18Fxx20 synthse port A :

03 - Fiche_PIC18_Ports_ES.odt

27/02/06

4/9

Lyce Grandmont STS Systmes Electroniques Fiche PIC18

Utilisation du port B
Les ports B des PIC18Fxx2 et 18Fxx20 ont des fonctionnalit quasi identiques. Le seule diffrence notable tient la possibilit d'utiliser quelques lignes du port B des 18Fxx20 comme des entres analogiques. Sinon, le port B est un port E/S bidirectionnel 8 bits. La gestion de celui-ci se fait par l'intermdiaire de PORTB, TRISB et LATB. Spcificits du port B : Chaque ligne du port B possde un pull-up interne. La totalit de ces pull-ups est gre par le bit RBPU (du registre INTCON). Les pull-ups sont activs en mettant RBPU 0. Un pull-up est automatiquement dsactiv sur une ligne lorsque celle-ci est configure en sortie. Les quatre lignes RB7 RB4 sont couples une fonction Interrupt on change : tout changement de niveau sur une de ces 4 lignes (configure en entre) gnre une demande d'interruption RBIF. Cette fonctionnalit est trs intressante pour interfacer directement un clavier matric par exemple. La ligne RB3 peut tre configure comme alternate peripheral pin pour le module CCP2. Les lignes RB0, RB1 et RB2 peuvent tre configures pour gnrer les interruptions associes INT0, INT1 et INT2.Une de ces interruptions est dclenche par l'arrive un front sur la ligne correspondante. Le type de front dclenchant est programm par les bits INTEDG0, INTEDG1 et INEDG2 (Registre INTCON2). Front montant : INTEDGx = '0' Front descendant INTEDGx = '1' Les interruptions sont associes aux bits de masquage INT0IE (INTCON) , INT1IE et INT2IE (INTCON3). Remarque : seules les interruptions INT1 et INT2 peuvent tre associes une priorit basse. Les lignes RB5, RB6 et RB7 sont utilises pour la programmation in situ . Pour le PIC18Fxx20, les lignes RB0, RB1, RB2, RB3 et RB4 peuvent correspondre respectivement aux entres analogiques AN12, AN10, AN8, AN9 et AN11. Le registre PBADEN est utilis pour activer les fonctionnalits analogiques du port B.

03 - Fiche_PIC18_Ports_ES.odt

27/02/06

5/9

Lyce Grandmont STS Systmes Electroniques Fiche PIC18

Schma bloc des lignes RB7 RB4 et RB0

Schmas bloc associs au port B Lignes RB7 RB4 Lignes RB0, RB1 et R2

Prcision sur les interruptions : La ligne RB0 peut dclencher RB0/INT0 La ligne RB1 peut dclencher RB1/INT1 La ligne RB2 peut dclencher RB2/INT2

Synthse sur les registres associs au port B du PIC18Fxx2

03 - Fiche_PIC18_Ports_ES.odt

27/02/06

6/9

Lyce Grandmont STS Systmes Electroniques Fiche PIC18

Synthse sur les registres associs au port B du PIC18Fxx20

Utilisation du port C
Le port C est un port E/S bidirectionnel 8 bits gr par PORTB, TRISC et LATC. Les deux familles PIC18Fxx2 et 18Fxx20 proposent des implmentations trs proches au niveau des fonctionnalits de ce port. Il est signaler que la plupart des entres du port C sont associes des triggers de Scmidtt et que ce port est surtout utilis par rapport aux priphriques qui lui sont associs par multiplexage. Le schma bloc gnral d'une ligne du port C est le suivant :

03 - Fiche_PIC18_Ports_ES.odt

27/02/06

7/9

Lyce Grandmont STS Systmes Electroniques Fiche PIC18

Les tableaux suivants montrent une synthse des priphriques multiplexs sur le port C d'un PIC18Fxx20 tout d'abord, pour le PIC18Fxx2 ensuite. Les priphriques concerns sont : Les timers 0, 1 (3) Les modules CCP 1 et 2 Les modules SPI (communication srie synchrone) et USART (com. Srie asynchrone).

Synthse de l'utilisation du Port C sur un PIC 18Fxx20. 03 - Fiche_PIC18_Ports_ES.odt 27/02/06 8/9

Lyce Grandmont STS Systmes Electroniques Fiche PIC18

Synthse de l'utilisation du Port C sur un PIC 18Fxx2.

Utilisation du port D
Le port D n'existe que sur les PIC18F4x2 et sur les version 40 (ou 44) broches des PIC18Fxx20. Ce port est similaires aux prcdents pour ce qui est de la gestion des E/S (8 bits, PORTD, LATD et TRISD). Pour les PIC18F4x2, il est multiplex avec le port de communication parallle PSP esclave. Pour les PIC18Fxx20, il est en plus multiplex avec le module ECCP1 (Enhanced CCP module).

Utilisation du port E
Le port D n'existe que sur les PIC18F4x2 et sur les version 40 (ou 44) broches des PIC18Fxx20. Ce port est gr par PORTE, LATE et TRISE. Sur les PIC18F4x2, le port E est constitu de 3 bits. Il est multiplex avec des entres analogiques (AN5 7) et avec le port de communication parallle (PSP). Dans ce cas, les trois lignes du port E dfinissent les signaux de contrle de cette communication : RD, WR et CS. Pour les PIC 18Fxx20, 40 ou 44 broches, l'utilisation est similaire, mais ce port est dot de 4 bits.

03 - Fiche_PIC18_Ports_ES.odt

27/02/06

9/9