Beruflich Dokumente
Kultur Dokumente
Problema 1
Un sistema sencillo para hacer una votacin secreta es utilizar un circuito combinacional
cuyas entradas estn controladas por interruptores que puedan accionar los miembros
del jurado. La salida del circuito ser 0 o 1 en funcin de cmo hayan puesto los
interruptores la mayora de los miembros del jurado.
El sistema que queremos realizar es el siguiente. Hay dos tribunales: A y B. El tribunal A
tiene cuatro miembros (a, b, c, d) y el tribunal B tres (e, f, g). El veredicto ser:
El del tribunal A en caso de que en ste no se produzca empate (F2=0).
Si se produce empate en el tribunal A (F2=1), el veredicto ser el del tribunal B.
Tabla 1. Tabla de la verdad para f1 y f2
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
a
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
b
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
c
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
d
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
f1
0
0
0
1
0
1
1
0
0
1
1
0
1
0
0
0
f2
0
0
0
x(1)
0
x(1)
x(1)
1
0
x(1)
x(1)
1
x(1)
1
1
1
a'
1
c'
1
b'
1
b'
d
d'
Figura 1. MK para f1
a
a'
c'
1
1
1
1
1
1
1
b'
d'
1
1
1
b'
d
d'
Figura 2. MK para f2
Suma de productos
d'
Producto de sumas
(
)(
)(
(
)(
)(
)(
)(
)(
)(
)(
)(
(
)(
)( )( )( )( )(
)(
)
(
)(
)(
)(
)
e
0
0
0
0
1
1
1
1
f
0
0
1
1
0
0
1
1
g
0
1
0
1
0
1
0
1
f3
0
0
0
1
0
1
1
1
e'
e
1
f'
f
1
g'
1
g
Figura 5. MK para f3
Producto de sumas
(
)(
)(
Expresin NAND
1
g'
Expresin NOR
(
)(
)(
)
f1
0
0
0
0
1
1
1
1
f2
0
0
1
1
0
0
1
1
f3
0
1
0
1
0
1
0
1
S
0
0
1
1
0
1
0
1
f1'
f1
f2'
1
1
f'2
f3'
1
f3
1
f3'
Producto de sumas
(
)(
Expresin NAND
Expresin NOR
(
)(
)
VCC
5V
F1
J1
Tecla = A
J2
Tecla = B
J3
Tecla = C
J4
Tecla = D
U1
NAND2
U2
NAND2
U3
NAND2
U4
NAND2
U5
NAND4
U6
NAND4
U7
X1
U11
2.5 V
NAND4
U8
NAND6
U12
NOT
NAND4
U9
NAND4
U10
NAND4
F2
U13
NAND2
U14
X2
2.5 V
NAND2
U24
NAND2
NAND2
NAND5
U16
NAND2
U23
NAND2
U17
NAND2
VCC
F3
5V
J5
Tecla = A
J6
Tecla = A
J7
Tecla = A
U19
X3
NAND2
U20
U22
NAND2
NAND3
X4
U18
U15
2.5 V
U21
NAND2
U25
NAND2
2.5 V
Problema 2
Disear el circuito que representa la figura indicada, este est constituido por
cuatro interruptores a, b, c y d, en cuyas posiciones de activados introduce un
nivel 1 a las respectivas entradas del bloque A.
Las salidas del bloque A cumplen las siguientes normas:
Las salidas del bloque A se encuentran conectadas a tres pequeos pilotos P1, P2
y P3, as como a las entradas del bloque B.
Por ltimo, las salidas del bloque B representan la codificacin en binario del
nmero de pilotos encendidos que hay en su entrada.
Se desea la implementacin con puertas lgicas de los bloque A y B
V+
a
F1
x1
c
F2
x2
F3
P1
P2
P3
f1
f2
f3
10
11
12
13
14
15
f2
f3
x1
x2
Utilizando las ecuaciones de f1, f2, f3, x1 y x2 podemos obtener las funciones para
realizar el circuito utilizando solo compuertas NAND.
)(
)(
(
)(
)
Expresin NAND para f1
(
)( )
)( )(
()()( )()( )(
)
Expresin NAND para f2
( )( )( )( )( )( )
()()()
) (
) (
) ()
(
)(
)(
)(
Ahora bien, de los mapas de Karnaugh podemos obtener los productos de sumas y con ellos
conseguir las funciones para realizar el circuito solo con compuertas NOR
(
)(
)(
)
Expresin NOR para f1
() ( ) ()
)(
)(
)
(
)(
) (
) (
)
(
)
(
)(
)(
)
(
Expresin NOR para x1
) (
) (
)
(
)(
)(
(
)(
)
Expresin NOR para x2
) (
) (
(
) (
)
VCC
F1
5V
Tecla = Z
Tecla = X
Tecla = C
Tecla = V
J1
J2
J3
J4
U3
NOT
U7
NOT
U8
NOT
U9
NOT
U26
U2
AND2
AND3
2.5 V
X2
U1
U4
U22
AND3
U10
NOT
OR4
U27
U29
AND2
OR3
U28
AND3
AND2
U11
AND2
2.5 V
X5
F2
U12
AND2
U13
X1
U18
2.5 V
AND2
AND3
U14
U5
U23
AND2
U15
X3
NOT
U19
U25
OR6
2.5 V
AND2
AND3
OR4
U16
AND2
U20
U17
AND3
AND3
F3
U6
U24
U21
OR2
NOT
AND3
X4
2.5 V