Electronique Composants Convertisseurs A/D

Convertisseurs Analogique Numrique

Convertisseur pipelined 5MHz 10 bits Dimension : 1.5 1.5 mm 30 rsistances, 305 condensateurs, 2073 PMOS, 2854 NMOS Anne 2002

CPNV Jean-Franois Pochon

www.electrons.ch Fvrier 2005

JPN

1/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Table des matires

TABLE DES MATIERES............................................................................................................... 2 THEORIE DE LA CONVERSION A/D........................................................................................ 3 QUANTIFICATION :.......................................................................................................................... 3 CRITERE DE NYQUIST (DE SHANNON):............................................................................................ 4 REPLIEMENT SPECTRAL :................................................................................................................. 5 FILTRE ANTI-REPLIEMENT :............................................................................................................. 6 RESTITUTION ET LISSAGE :.............................................................................................................. 6 RAPPORT SIGNAL SUR BRUIT SNR (SNRWH): ............................................................................... 7 RAPPORT SIGNAL SUR BRUIT ET DISTORSION SINAD :.................................................................... 7 NOMBRE EFFECTIF DE BITS ENOB:................................................................................................. 7 PLAGE DYNAMIQUE SANS PARASITE SFDR :................................................................................... 8 DISTORSION HARMONIQUE TOTALE THD: ...................................................................................... 8 TOPOLOGIES DE CONVERTISSEURS..................................................................................... 9 CONVERTISSEUR FLASH PARALLELE............................................................................................... 9 CONVERTISSEUR A APPROXIMATION SUCCESSIVE ......................................................................... 10 CONFIGURATION DUN DAC A CAPACITES COMMUTEES :............................................................. 12 CONVERTISSEURS A/D PIPELINED (SUBRANGING)........................................................................ 11 CONVERTISSEUR SIGMA DELTA ()............................................................................................ 14 ERREURS DE CONVERSION.................................................................................................... 16 GAIN ET OFFSET ............................................................................................................................ 16 NON LINEARITE DIFFERENTIELLE .................................................................................................. 17 NON LINEARITE INTEGRALE .......................................................................................................... 17 CODES MANQUANTS / ERRONES .................................................................................................... 18 ERREUR TOTALE : ......................................................................................................................... 18 ERREUR DOUVERTURE ................................................................................................................. 19 ERREUR DE GITE DE FREQUENCE DECHANTILLONNAGE : ............................................................. 20 SOMME DES ERREURS DUN CONVERTISSEUR :.............................................................................. 20 REFERENCE DE TENSION : ............................................................................................................. 21 PRECISION DU SIGNAL DENTREE : ................................................................................................ 21 MESURES ET TEST DE CONVERTISSEURS ........................................................................ 22 TEST STATIQUE : ........................................................................................................................... 22 METHODE DOS A DOS :............................................................................................................ 23 TEST PAR HISTOGRAMME : ............................................................................................................ 23 LIENS : ........................................................................................................................................... 24 EXERCICES .................................................................................................................................. 25 EXEMPLES DE DATA SHEET .................................................................................................. 26

JPN

2/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Thorie de la conversion A/D

Un petit chapitre thorique permet de se familiariser avec les diverses dnominations et de placer quelques notions cl pour ltude de la numrisation.

Quantification :

Figure 1: Erreur (bruit) de quantification

Si lon considre un convertisseur parfait, la numrisation, ou quantification, va introduire une erreur car on ne passe pas sans consquence dune infinit analogique de points quelques valeurs numriques prises sur le signal. Cette erreur en dents de scie (pour un signal de type triangle) peut se calculer par la racine de lintgration du carr du signal, selon la dfinition de la valeur efficace.

e(t) =

s ( st ) 2 dt = q q2 s /

q/2 s

q 12

avec

q : valeur [V] dun LSB s : pente [V/s] de la courbe.

Cette valeur est calcule sur la base dun signal triangulaire mais cest aussi une valeur reconnue pour les autres types de signaux.

La valeur rms dun signal pleine chelle est quand elle de

rms

q 2 2

Le rapport signal sur bruit d cette erreur peut ds lors tre calcul :
q 2 N /( 2 2 ) SNR = 20 log ce qui donne q / 12

SNR = 6.02N +1.76 dB

Fvrier 2005

JPN

3/28

Electronique Composants Convertisseurs A/D

Critre de Nyquist (de Shannon):

Lors de la prise dchantillons, il est une question que lon ne peut pas luder et qui est celle de la frquence dchantillonnage. On peut voir sur ce graphique que si lon chantillonne le signal un rythme qui correspond moins de deux chantillons par priode (tous les ) on nobtient pas, lors de la restitution, un signal de frquence quivalente.
Un chantillon toutes les 1.1 priodes
1 0.5 0 -0.5 -1 0 10 20 30 Signal 2.22 pi

Le signal numris est ici trac aprs lissage. Les valeurs numriques sont reprsentes par les petites croix.

Echantillonnage en prlevant un chantillon par demi-priode : on assure la capture de la frquence du signal considr, mais pas forcment avec la bonne amplitude.
Un chantillon par demi-priode
1 0.5 0 -0.5 -1 0 10 20 30 Signal 1. pi

Quatre chantillons par priodes : nous assurons un chantillonnage de la frquence correcte et une acquisition de lamplitude qui peut suffire pour des applications pas trop exigeantes.
2 chantillons par demi-priode
1 0.5 0 -0.5 -1 0 10 20 30 Signal 0.5 pi

En pratique et si lon tient une image fidle de notre signal chantillonn, une frquence dchantillonnage de 7-10 fois la frquence du signal le plus rapide sont des valeurs correctes.

JPN

4/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Repliement spectral :
Si lon passe du domaine temps au domaine des frquences, on peut observer le phnomne suivant lors de lobservation du spectre dun signal chantillonn :
Bande passante du signal original.

fmin

fmax

2 fmax

fch

2 fch

Dans cet exemple on peut constater que lon a utilis une frquence dchantillonnage largement suprieure au double de la frquence maximum du signal et dautre part que le spectre reprsentant les valeurs chantillonnes est trs tendu car il se rpte tous les multiples de fchantillonnage. On peut galement remarquer la rplication inverse du spectre gauche de la frquence dchantillonnage et de ses multiples. Diminuons maintenant la frquence dchantillonnage la valeur minimum correspondante au critre de Nyquist :
Bande passante du signal original.

fmin

fmax

fch = 2 fmax

2 fch

3 fch

On voit ici que le signal chantillonn de la deuxime zone (invers) touche la bande passante originale du signal. Ce cas est un cas limite et on voit ici poindre un effet qui se nomme repliement spectral (aliasing dans le texte) ou lon voit la rplique inverse du spectre se superposer au spectre initial. Signal sous chantillonn :
Bande passante du signal original.

fmin

fmax

fch < 2 fmax

2 fch

3 fch

4 fch

Ce type de spectre est limage dun signal que lon a sous chantillonn, et on voit les zones sombres qui sont les zones de recouvrement spectral. A viter absolument. Il semble vident ds lors que lon doit respecter la rgle du double de la frquence maximum du signal et on serait tent de rire doucement des dveloppeurs pris en flagrant dlit de repliement. Nous allons voir que malgr ces bonnes rsolutions, nous ne sommes pas encore labri de ce pige. JPN 5/28 Fvrier 2005

Electronique Composants Convertisseurs A/D

Filtre anti-repliement :
Observons ce qui se passe lors de lchantillonnage dun signal comportant du bruit haute frquence : Bruit HF du signal
original. Bande passante du signal original.

fmin

fmax

fch < 2 fmax

2 fch

3 fch

Bruit HF repli au milieu de la bande passante utile

Le bruit haute frquence initial se retrouve au milieu de la bande passante et va se superposer au signal utile. Pour se prmunir de ce genre de problme, une solution simple consiste utiliser un filtre anti-repliement . Ce filtre va liminer en amont (avant lchantillonnage) les frquences suprieures la frquence maximum utile du signal chantillonner et ainsi empcher, p. ex du bruit, de se retrouver au milieu de la bande utile aprs chantillonnage.
filtre anti-repliement

Ce type de filtre se place entre lamplification et lchantillonneur, afin de se prmunir du bruit ventuel amen par lamplification.

fmin

fmax

Restitution et lissage :
Les spectres illustrs cidessus sont des spectres de valeurs chantillonnes, il est vident que lors de la reconstruction du signal, on va boucher les trous entre les valeurs ne serait-ce quen maintenant la dernire valeur en attendant de recevoir la nouvelle. Le spectre sen trouve modifi et un filtrage adapt va achever de nous dbarrasser des rsidus HF de rplication dus lchantillonnage.
Figure 2: Reconstruction du signal

JPN

6/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Rapport signal sur bruit SNR (SNRWH):

Signal to Noise Ratio est le rapport entre la valeur RMS de lamplitude du signal sinus de test et la valeur RMS de la somme des amplitudes de toutes les autres frquences except la tension continue et les 5 premires harmoniques du signal. SNRWH est quivalant SNR et le doux diminutif de Signal to Noise Ratio Without Harmonics.

Rapport signal sur bruit et distorsion SINAD :

Rapport entre la valeur RMS du signal sinus de test et la valeur RMS de la somme des amplitudes de toutes le autres frquences prsentes dans le signal sauf la tension continue.

Nombre effectif de bits ENOB:

ENOB Effective Number Of Bits est une mise en vidence efficace des limitations dun convertisseur A/D. Ce paramtre illustre la prcision effective de votre convertisseur une fois les diffrentes erreurs additionnes. On saperoit ainsi que le magnifique convertisseur 16 bits achet trs cher a en fait une largeur de code utile en sortie de, par exemple, seulement 8 bits Le calcul de ENOB est bas sur la valeur du SINAD et est donne en retournant la formule : SNR = 6.02N +1.76 dB , ce qui donne : N= (SINAD-1.76dB) / 6.02 ENOB

Figure 3: Exemple de courbe pour un convertisseur 12 bits (AD 9226)

JPN

7/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Plage dynamique sans parasite SFDR :

Spurious Free Dynamic Range est lamplitude qui spare le signal utile de lharmonique damplitude la plus leve. Cest un paramtre important pour les A/D utiliss en tlcommunication.

Figure 4: SFDR Spurious Free Dynamic Range

Distorsion harmonique totale THD:

Cest le rapport entre la valeur efficace de la fondamentale et la somme des valeurs efficaces des harmoniques (gnralement les 5 premires).

Figure 5: Harmoniques, amplitudes et localisations

Pour le paramtre THD+N, on ajoute le bruit mais sans la composante DC. Ces valeurs sont souvent spcifies en dBc dciBel below Carrier

JPN

8/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Topologies de convertisseurs.
Convertisseur Flash parallle.
Ce convertisseur est le plus rapide des convertisseurs. Un convertisseur de N bits est constitu de 2N rsistances et de 2N-1 comparateurs. Chaque convertisseur a un seuil fixe dfinit par le rseau de rsistances qui est 1 LSB plus lev que le seuil du comparateur prcdent. Les comparateurs fournissent une valeur thermomtrique de la conversion AnalogiqueNumrique qui doit tre dcode pour tre lisible en valeur binaire.

Figure 6 : Structure d'un convertisseur Flash

Il apparat sur le schma que la valeur analogique dentre est convertie en valeur numrique de manire asynchrone par les comparateurs et que cest lhorloge du dcodeur qui va dicter le nombre dchantillons lus par seconde. La vitesse actuelle des plus rapides son de lordre du GHz avec une prcision de 8 bits. Les limitations de ce type de convertisseur sont dues la complexit de fabrication pour des convertisseurs plus prcis. En effet, la prcision maximum est de 10 bits en pratique, ce qui reprsente dj 210-1 = 1023 comparateurs. Multipliez le nombre de comparateurs par la consommation de comparateurs haute vitesse et vous obtenez un IC qui consomme plusieurs Watts. Ajoutez cela la complexit que require limplmentation dun nombre si lev de comparateurs et vous aurez compris que le prix dun convertisseur rapide et prcis ne sera pas la porte du premier budget venu.

JPN

9/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Convertisseur approximation successive

Ce convertisseur est le plus rpandu actuellement pour les besoins standards de conversion A/D. Les vitesses de conversion se situent dans les MHz pour un convertisseur 8 bits et on trouve des convertisseurs qui ont une rsolution jusqu 18 bits des prix normaux. La dnomination usuelle de la littrature est SAR Successive Approximation Register.

SAH

Figure 7: Structure d'un convertisseur SAR

Ce convertisseur va essayer plusieurs valeurs en comparant la valeur dtermine par la logique de commande avec la valeur dentre. On va positionner la valeur de comparaison au milieu de la plage de mesure, et dterminer ainsi, si la valeur dentre est suprieure ou infrieure cette valeur de comparaison. Le rsultat de ce test va dterminer le MSB. On passe au bit suivant en positionnant la valeur de test 25% (75%) de la pleine chelle (suivant le rsultat de la premire conversion) et tester ainsi le deuxime bit. La conversion est termine lorsque lon a effectu le test pour tous les bits du code numrique. Le temps pour une conversion de N bits est donc de N fois la priode du clock. Le temps de conversion serait directement proportionnel au nombre de bits si le temps de conversion pour une prcision de p.ex 16 bits tait le mme que pour une prcision moindre, ce qui nest hlas pas le cas, on doit laisser plus de temps de stabilisation aux signaux pour une meilleure prcision. A noter que la prcision du convertisseur SAR est largement dpendant de la prcision du convertisseur D/A interne. Les bons convertisseur taient raliss avec des rsistances ajustes au laser, ce qui impliquait un fort cot de fabrication. Les nouvelles conception sappuient sur des architectures capacits commutes qui se passent de rsistances de prcision.

JPN

10/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Convertisseurs A/D Pipelined (Subranging)

Si lon regarde les diffrents types de comparateurs Analogique-Numrique, on saperoit que ou il est rapide (conversion en 1 coup de clock pour le Flash) mais il est cher et se limite 10 bits (pour un cot raisonnable). Ou il est prcis mais plus lent, un coup de clock par bit pour lapproximation successive (SAR) ou un temps variable et plutt long pour le double rampe. Il existe sur le march un nouveau type de convertisseur qui permet dtre rapide, prcis et tout cela sans la dbauche de comparateurs des convertisseurs Flash. Schma de principe :

1 tage A= 2n

S&H

S&H

Flash n bits
n bits

Figure 8: Un tage de convertisseur pipelined

Droulement dune conversion : Dans lexemple : Premier tage dun convertisseur 12 bits 4 tages. 8V 5.3V
Une valeur de tension convertir est stocke dans lchantillonneurbloqueur (Sample & Hold). Exemple: 5.3V
1 1 2 4 3 5 Et lon passe sur ltage suivant pour la conversion des bits de poids plus faible.

101 0V

2 Le convertisseur Flash effectue une conversion sur un petit nombre de bits Ce sera les bits de poids fort. Exemple: 3 bits 101

Le rsultat de cette conversion approximative est soustraite de la valeur dentre. Exemple: 5.3-5=0.3V
3

4 La tension rsiduelle est enfin amplifie par un facteur 2n pour arriver sur ltage suivant avec une tension convertir sur la pleine chelle. Exemple: 0.3x8=2.4V

JPN

11/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Configuration dun AD/DA capacits commutes :

On doit, dans larchitecture Pipelined, faire une conversion approximative (Flash) et soustraire le rsultat de cette conversion la valeur analogique de lentre de ltage. Ce montage va raliser ces deux fonctions dun coup dun seul.
Analog output

Digital output

Figure 9: Switches dans la position poursuite du signal "chantillonage"

Remarquez le condensateur additionnel connect S4, ce condensateur nest l que pour terminer la chane et complter la valeur des condensateurs 2C. Le fonctionnement de ces condensateurs est similaire un rseau R/2R la diffrence que lon a mis des condensateurs la place des rsistances. Pour comprendre le fonctionnement de ce circuit, il faut ltudier tape par tape : - Les switches sont dans ltat reprsent et les condensateurs se chargent tous la mme valeur VAin dtermine par la tension dentre. - On ouvre le commutateur SIN et le commutateur SC , ce qui dconnecte lentre de mesure et libre le point A de sa connexion la masse. Ce point est maintenant flottant. - On commute tous les switches sur la masse, une tension de AIN apparat au point A - Si on positionne S1 sur Vref, une tension de Rref/2 est ajoute AIN. Le comparateur peut alors dcider du bit de poids fort en fonction de la sortie digitale. Si on na pas atteint 0V, alors on garde S1 dans cette position et on passe S2. Sinon, on remet S1 dans la position initiale et on passe S2. - On positionne S2 sur Vref, La conversion est termine lorsque lon a pris la dcision aprs la commutation de S3. S4 nest jamais commut sur Vref.. Le temps pour raliser ces oprations dpend des temps dtablissement analogique des tensions et on peut imaginer que ce fonctionnement soit plus rapide que le clock, ce qui permet une conversion en temps cach en moins dun clock. Ce systme permet de faire une conversion A/D partielle et de lire le rsidu analogique (infrieur 1 LSB) sur la sortie analogique, prte pour tre amplifie et passe ltage suivant. Dans cette architecture condensateurs, on peut placer des capacits en parallle que lon peut ajouter ou pas C, C/2, C/4. Cela permet dajuster leur valeur au cours de cycles dautocalibration (MAX1200) et compenser, par exemple, des drives thermiques ou le vieillissement. JPN 12/28 Fvrier 2005

Electronique Composants Convertisseurs A/D

Comparateurs : Ce mode de conversion permet de limiter de manire drastique le nombre de comparateurs ncessaire la conception dun convertisseur flash de mme prcision. Un convertisseur Flash 10 bits ncessite limplmentation de 1023 comparateurs dans le composant. Le cot du chip sen ressent et 10 bits est une valeur maximum pour cette technologie. Par comparaison, un convertisseur Pipelined trois tages de 4 bits a une prcision de 12 bits et ncessite seulement lutilisation de 3 x 15=45 comparateurs. Si lon veut calculer le nombre de comparateurs ncessaires la conception dun convertisseur quelconque, la formule est la suivante: Nombre de comparateur= 2
Avec : n : nombre de bits du convertisseur. p : nombre dtage du convertisseur.
(n/p)

-1xp

Vitesse : La vitesse de conversion dun convertisseur Pipelined est semblable celle dun Flash un retard (plus un petit dlais pour les temps dtablissement analogiques) prs. En effet, pour le premier chantillon, il faudra attendre un nombre de coup de clock gal au nombre dtages avant davoir la conversion disponible la sortie. A partir de ce moment, un chantillon sortira chaque coup de clock comme pour le convertisseur Flash. Il nen demeure pas moins que le convertisseur reprsente un retard dont il faut tenir compte, par exemple dans une boucle de rglage ou dans un fonctionnement ou lon ne fait quune conversion.
Figure 10 http://www.reed-electronics.com How do ADCs work? 07 2002

JPN

13/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Convertisseur sigma delta ()

Le convertisseur double rampe que lon prsente souvent avec une rampe de charge temps constant (le courant dpend de la tension dentre) et une rampe de dcharge courant constant (le temps dpend du nombre de charges accumules dans le condensateur) a volu vers le que lon reconnat dans le schma suivant :

Uin

+ -

Uin intgrateur

Uout intgrateur

UComp

Dcodeur

Sortie binaire

Nous avons donc un soustracteur, un intgrateur, un comparateur en trigger de schmit et un dcodeur. Il faut ajouter que la sortie Ucomp du comparateur (qui sera soustraite au signal dentre) a une amplitude de variation qui est de lordre de la plage de mesure (p.ex. 10V). Partons maintenant zro pour une conversion : Tension dentre : faible Uout intgrateur U Seuils trigger Uin

t
Uin -Ucomp Uin intgrateur 000000000000100000000000011000000000000100000000000001000000 :Valeur de comparaison Avec une tension dentre faible (1V), la tension de sortie de lintgrateur va augmenter lentement et il faudra un certain temps avant que le seuil de trigger suprieur soit atteint. Lors de la commutation du trigger, on se retrouve avec une tension ngative trs importante sur lintgrateur(1-10 = -9V), ce qui va prcipiter la descente de sa tension de sortie jusquau seuil bas et le cycle recommence. La valeur de sortie du comparateur, si on la prlve chaque coup de clock (dtermin par la circuiterie externe) va ressembler la suite de 0 et de 1 qui figure au bas du graphique. Si, maintenant, on dplace la tension dentre vers le haut de la plage de mesure (9V), la monte de la sortie de lintgrateur va tre beaucoup plus rapide et linvers la descente plus lente (9-10 = -1V) , ce qui va produire une suite de 0 et de 1 qui ressemblera peut-tre : 0001111111110001111111111 Vous lavez devin, cest la densit de 1 dans cette chane de nombres qui dterminera la valeur binaire de sortie. JPN 14/28 Fvrier 2005

Electronique Composants Convertisseurs A/D Avantages du : Ce convertisseur est trs utilis lorsque lon veut une conversion prcise (24 bits !) il quipe donc la quasi totalit des multimtre de nos laboratoires. Plusieurs facteurs plaident en sa faveur, notamment lintgration en continu du signal dentre, ce qui permet de saffranchir des variations priodiques du signal dentre (bruit) dont on prend la valeur moyenne durant la mesure. A contrario, dans le cas du pipelined, lchantilloneur-bloqueur peut trs bien garder une valeur qui aura t prleve sur une crte due au bruit , ce qui va fortement influencer le rsultat de la conversion. De plus la mesure peut tre effectue une multitude de fois (oversampling) avant dafficher la valeur moyenne des rsultats de conversion, ce que font les multimtres qui vous donnent le choix davoir un rafrachissement trs rapide, mais seulement 3 digits affichs, ou 6-8 digits, avec une frquence de rafrachissement plus lente. On peut ajouter que, comme le double rampe, ce type de convertisseur est indpendant des variation lentes de la rsistance ou du condensateur dintgration (temprature, vieillissement) car on charge et on dcharge travers les mmes lments, une variation p. ex. de la rsistance, influence la pente de monte comme la pente de descente. Inconvnients : Il va de soit que ce genre de convertisseur est lent et ne permet pas de rivaliser avec ses confrres SAR ou Flash sur le plan de la vitesse. Effet sur le bruit de quantification :

Figure 11: Surchantillonnage, Filtre digital, mise en forme du bruit et dcimation.

On peut voir sur cette image leffet du surchantillonnage Oversampling et de la dcimation sur le niveau de bruit de quantification compris dans la mesure. La mise en forme du bruit Noise Shaping est acomplie par le filtre analogique de lintgrateur qui a un comportement passe haut pour le bruit et un comportement passe bas pour le signal utile. JPN 15/28 Fvrier 2005

Electronique Composants Convertisseurs A/D

Erreurs de conversion
Gain et offset

Figure 12: Erreurs de gain et offset

Ces erreurs sont classiques et se retrouvent dans les capteurs. A linstar de ceux-ci, une calibration de la chane dacquisition permet de les liminer ou tout au moins limiter leur amplitude en regard de la prcision dsire. On trouvera plus loin dans ce cours une mthode de mesure mme de dterminer ces erreurs.

JPN

16/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Non linarit diffrentielle

Figure 13: DNL Erreur de linarit diffrentielle.

DNL Differential NonLinearity est une erreur courante des convertisseurs qui nont pas la mme largeur de marche pour tous les escaliers de lchelle de conversion. Il est clair que vu de suffisamment prs tous des seuils auront une largeur diffrente, mais cette imprcision peut conduire des erreurs consquentes si elle atteint la valeur de 1 LSB, comme des erreurs de monotonicit (la sortie monte alors que le signale dentre descend.) ou dautres que nous examinons de suite.

Non linarit intgrale

INL Integral NonLinearity est calcule partir de la somme de toutes les non linarits diffrentielles dun convertisseur. Aprs avoir corrig loffset et le gain, on mesure pour chaque pas, la diffrence des seuils de conversion avec leur valeur idale. INL est la somme de toutes ces erreurs.

Figure 14: Non linarit intgrale

JPN

17/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Codes manquants / errons

Figure 15: codes manquants et codes errons

Ces deux types derreur sont dues par exemple des dfauts de seuils (DNL) effectifs de comparaison de valeur trop importante dans un convertisseur Flash. Les codes manquants se produisent p. ex. lorsque un comparateur du seuil suprieur a une valeur de comparaison effective infrieure au seuil du comparateur infrieur.
Uin 0 1 0 1 1
Ce comparateur devrait tre zro

Erreur totale :
En fait cela reprsente la valeur maximum de la diffrence entre le signal reconstitu grce un ADC parfait et la valeur analogique dentre. Elle comprend les erreurs de non linarit, doffset et de gain, mais aussi les erreurs de quantification et DNL.

Figure 16: Prcision absolue, Erreur totale

JPN

18/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Erreur douverture
Lors de la prise dchantillon de lchantillonneur, une incertitude persiste quand linstant auquel on a bloqu effectivement la valeur. Car bien que les temps de raction soient courts, et notamment pour des signaux rapides, cette incertitude peut avoir des impacts non ngligeables.

Figure 17: Erreur d'ouverture de lchantillonneur bloqueur

La frquence maximum dchantillonnage est en particulier affecte car le temps dincertitude douverture associe la tension derreur parcourue par le signal durant ce temps l. Sachant que le maximum derreur possible qui ne gnre pas derreur est LSB, On peut calculer la frquence maximum que permet cette erreur douverture. Pente max dun signal sinusodal : dv/dt = 2 f EA= 2 f TA Tension derreur max permise en fonction de et de N 2 U(1/2 LSB) = N +1 2

On obtient la frquence max. oprationnelle du convertisseur en galisant ces deux quations : f=

1 T A 2 N +1

Figure 18: Erreur d'ouverture en fonction de f et de N

O lon constate quun bon chantillonneur bloqueur est primordial pour les convertisseur haute vitesse.
JPN 19/28 Fvrier 2005

Electronique Composants Convertisseurs A/D

Erreur de gte de frquence dchantillonnage :

Dans un monde parfait, lhorloge de pilotage du convertisseur nest jamais perturbe et elle arrive telle la cavalerie, toujours lheure. Il nen est rien en ralit et dans des applications rapides ou lorsque le clock est de type rustique, on peut voir apparatre une diminution du rapport signal sur bruit non ngligeable, due lerreur de gte.

SNR DUE TO SAMPLING CLOCK JITTER (tj)

100
tj=1p s

SNR= 10 log [1/(2f tj)]

16 14

80 SNR (dB) 60

tj=10 ps

12

ENOB
10

tj=10 0ps

8 6 4

40

tj=1n s

20
2

10

30

100

FULLSCALE SINEWAVE INPUT FREQUENCY (Mhz)

On peut galement retourner ce graphique et se poser la question de la prcision du gnrateur de clock pour assurer un jitter dtermin.

Somme des erreurs dun convertisseur :

JPN

20/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Rfrence de tension :
Sil est vident que la prcision du convertisseur ne peut pas tre suprieure la rfrence de tension sur laquelle il sappuie, on na pas toujours conscience des tolrances que cela implique. Voici un tableau qui indique pour diffrentes rsolutions usuelles, la prcision de la rfrence de tension mettre en uvre afin dassurer la conversion pour une variation de temprature de 100C

Figure 19: Tolrances admissibles pour la rfrence de tension =100C

Les prix des rfrences de tension sont bien sur lis leur prcision et si on trouve des prcisions de 3 ppm/C pour 1 dollars, les rfrences 1.5 ppm/C sont dj 10 fois plus chres. Elles permettent par contre une prise en compte des variations de temprature via une entre qui permet la corrections de la tension de sortie en fonction de la temprature.

Prcision du signal dentre :

Nous avons parl du rapport signal sur bruit induit par le convertisseur, mais le SNR lentre du convertisseur a une valeur minimum pour chaque rsolution afin de ne pas introduire derreur dun LSB. Une des composantes de ce bruit peut tre le temps dtablissement du signal. Voici un tableau qui donne la valeur minimum du SNR et une illustration du temps dtablissement :

Figure 20: Bruit maximum et temps dtablissement en entre de convertisseur

JPN

21/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Mesures et test de convertisseurs

Il va de soit que malgr toute lattention que lon peut porter son dveloppement, certains paramtres dun circuit chappent son concepteur et lors du cblage, de lassemblage des composants, il peut arriver quune rfrence, une liaison, du bruit, ne soit pas au niveau o on lattendait. Il ressort de ce fait, la ncessit de tester les caractristiques de notre convertisseur mont sur son circuit avec tous les paramtres qui font la diffrence entre une data sheet parfaite et le vrai monde.

Test statique :
Pour vrifier les erreurs de linarit, et doffset, une mesure en introduisant une tension continue et en vrifiant le code gnr peut savrer fort utile. On peut afficher laide de simples LED la valeur binaire de sortie du convertisseur et dtecter les transitions lorsque deux LEDs sont partiellement allumes.

Figure 21: Mesure des transition entre deux codes

Une mesure code centr est difficile, cest pourquoi il est prfrable de mesurer les transitions entre les codes en tant conscient du dcalage introduit. Pour mesurer les valeurs de dcalage et doffset, quelques points au dbut et la fin de la courbe sont suffisants. Il est clair que pour vrifier une erreur de code manquant ou de monotonicit, cette mthode qui passe par la mesure de chacun des seuils ( 255 pour un 8 bits) est longue et fastidieuse.

JPN

22/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Mthode dos dos :

Pour dtecter des erreurs sur toute la plage de conversion, on peut utiliser cette mthode qui permet de vrifier la monotonicit, les codes manquants, et la non-linarit diffrentielle dun convertisseur.

Figure 22: Test statique dos dos

Nous avons gauche un gnrateur de signal qui fournit un signal triangle pas trop rapide, puis un convertisseur A/D la sortie duquel on branche un convertisseur D/A et cest la diffrence entre ces deux signaux (analogique dentre et analogique de sortie) que lon va comparer et afficher loscilloscope. Le convertisseur D/A doit avoir une meilleure prcision que le convertisseur A/D sous test, cest pourquoi on a pris un D/A 14 bits pour contrler un A/D 12 bits, les deux LSB du D/A sont zro.

Test par histogramme :

Un moyen simple de vrifier que le convertisseur a une rponse correcte est de lui imposer une rampe lentre et de faire un histogramme des codes de sortie. On dtectera ainsi aisment les codes manquants et la non linarit diffrentielle. Ce test ne donne par contre pas dinformation concernant la monotonicit du convertisseur.

JPN

23/28

Fvrier 2005

Electronique Composants Convertisseurs A/D Convertisseur Historique :

Liens :
Analog device : Analog Dialogue 33-8 (1999) http://www.analog.com/library/analogDialogue/archives/33-08/adc/ http://www.analog.com/technology/dataConverters/adc/index.html http://dbserv.maxim-ic.com/tarticle/view_article.cfm?article_id=383 http://www.rmsinst.com/dt3.htm http://pdfserv.maxim-ic.com/en/an/AN634.pdf http://focus.ti.com/lit/an/slaa013/slaa013.pdf Cours traitement signal et DSP http://magphy.ujf-grenoble.fr/orbis/maitrise.html Livre : Analog Device : Analog-Digital Conversion Ed : Walt Kester ISBN 0-916550-27-3 Notre site internet : www.electrons.ch

JPN

24/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Exercices
1. On a mesur pour un convertisseur 16 bits un rapport signal sur bruit et distorsion de 75 dB. Dterminez le nombre effectif de bits de ce convertisseur. (Rponse : 12) 2. Enoncez le thorme de Shannon. 3. Illustrez laide dun exemple ce quest le repliement spectral. 4. Comment se protger des erreurs dues au repliement spectral ? 5. Dessinez un schma de principe dun convertisseur Flash 3 bits. 6. Dterminez le rapport minimum entre la frquence interne dun convertisseur 10 bits approximations successives et la frquence de sortie des valeurs numriques (10 bits). 7. Dessinez un exemple de convertisseur D/A 4 bits. 8. Illustrez une conversion SAR en montrant chaque tape graphiquement. 9. Donnez lamplitude pic-pic du bruit de quantification pour un convertisseur 8 bits 5V fch=20 kHz auquel on applique un signal triangulaire de 5Vpic-pic 10Hz.(Rponse : 19mV) 10. Quest-ce que SINAD ? 11. Que veut dire THD ? 12. Pour le AD 7819, dterminez le temps quil faut laisser au signal pour tre charg dans le cas dune rsistance de sortie de 5.6k. (Rponse : 124 ns) 13. Calculez la valeur minimum du rapport signal sur bruit pour un A-D 8 bits ? (46.4dB) 14. Un convertisseur A/D 12 bits est utilis pour chantillonner un signal 0-10V. Dterminez le rapport signal sur bruit du signal obtenu et la valeur crte crte du bruit de quantification. (70.5dB ;2.44mV) 15. A quoi sert le filtre anti-repliement ? Ou doit-on le placer dans la chane de conversion ? 16. Expliquez le fonctionnement dun convertisseur SAR en illustrant le fonctionnement laide dun dessin. 17. Donnez deux mthodes de vrification dun convertisseur et indiquez les dfauts quelles permettent de mettre en vidence 18. On place un convertisseur 10 bits derrire un ampli OP. Les rsistances qui dfinissent son gain sont 1%. Sans calibrage, quel est le nombre effectif de bits de lensemble ampliconvertisseur ? (6.35 bits)

JPN

25/28

Fvrier 2005

Electronique Composants Convertisseurs A/D 19.

Exemples de data sheet

Figure 23: AD 7819

JPN

26/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Figure 24: TLC 548

JPN

27/28

Fvrier 2005

Electronique Composants Convertisseurs A/D

Figure 25: Max 1067

JPN

28/28

Fvrier 2005