MANUAL DA PLACA P51N

Agosto 2009

Universidade Tecnolgica Federal do Paran UTFPR

Departamento Acadmico de Eletrnica

PLACA P51 Verso 2.0

(DOCUMENTAO TCNICA)

1. INTRODUO Este kit tem o propsito de ensaiar alguns microcontroladores da famlia C51, especificamente os do fabricante ATMEL: AT89S51, AT89S52, AT89S53, AT89S8252 e AT89S8253, porm alguns microcontroladores RISC AVR da ATMEL podem ser utilizados pela compatibilidade pino-a-pino (ex. antigo AT90S8515) As placas foram desenvolvidas para utilizao em disciplinas curriculares dos cursos superiores de Engenharia e Tecnologia em Eletrnica da UTFPR, no que tange a experincias prticas em arquiteturas de 8 bits.

2. OBJETIVO O kit foi desenvolvido com o propsito de atualizao da placa P51, desenvolvida h algum tempo pelo Prof. Dr. Douglas Renaux e o Eng. Eduardo Bregante (SIEMENS), devido evoluo da prpria famlia do 8051. Existem algumas opes de microcontroladores de 8 bits, onde a famlia 51 pode suprir a necessidade dos alunos que desejam desenvolver projetos de circuitos e dispositivos eletrnicos, para as nfases de nossa formao acadmica (eletrnica, automao, mecatrnica, telecomunicaes, engenharia biomdica e teleinformtica). Algumas solues foram implementadas na placa do microcontrolador, com o intuito de facilitar a vida do projetista, tais como: conexo para fonte ou eliminador de pilha, regulador de tenso com dissipador, conexo DB9 para porta serial RS232, barras de pinos para conexo com os Ports de I/O, conector para LCD, interface RS485, jumpers para configurao, conexes para barras de resistores externos de pull-up (RB0 a RB3) e conexo para interface ISP (In-System Programming). 3. O PROJETO O circuito implementado baseado na arquitetura clssica de um sistema microcontrolado, contendo o microcontrolador, barramentos, memria de programa, memria de dados, latch para seleo de dados e endereos, conforme mostrado na Figura 1.

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

hslopes@utfpr.edu.br rubens@utfpr.edu.br

Universidade Tecnolgica Federal do Paran UTFPR

Departamento Acadmico de Eletrnica

Figura 1 - Sistema microcontrolado clssico Como o projeto uma atualizao da plataforma P51, bem como houve uma evoluo da famlia de microcontroladores ATMEL, foi suprimido o chip de memria de programa, que era composto por uma EPROM, substituda, agora, pela memria FLASH interna ao microcontrolador. Cada componente da famlia ATMEL possui alguns recursos prprios, como tamanho da memria FLASH de programa, capacidade de RAM interna e at EEPROM interna para memria de dados. No caso do circuito utilizado, o AT89S52, a memria FLASH tem capacidade de 8 kBytes, ou seja, esta placa capaz de gravar, internamente ao chip do microcontrolador, at 8 kB de arquivo compilado em formato binrio, o que representa um software relativamente grande. A placa, porm, no se limita a projetos desta magnitude. Em um microcontrolador como o AT89S8253, por exemplo, poder-se- compilar um cdigo de at 12 kB em binrio, contando, ainda, com uma memria EEPROM de 2 kBytes, interna para memria de dados. Adicionando arquitetura da figura 1, colocar-se- disponvel para o aluno os Ports de I/O, que so em nmero de 4 conjuntos de 8 bits cada, a porta serial, o cristal de clock externo. Uma pergunta, porm, deve ser feita: como sero disponibilizados os quatro ports de I/O, se a memria RAM necessita dos ports P0 e P2 para funcionar (bus de dados e endereos)? Fazendo uma conta simples, apenas os ports P1 e P3 estariam disponveis ao usurio, mesmo assim, o Port 3 tem os pinos P3.6 e P3.7 para acesso de leitura e escrita de memria externa. Como equacionar isso? A soluo est no recurso disponvel do ISP (In-System Programming).

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

hslopes@utfpr.edu.br rubens@utfpr.edu.br

Universidade Tecnolgica Federal do Paran UTFPR

Departamento Acadmico de Eletrnica

4. ISP (In-System Programming) e o BARRAMENTO SPI A gravao In-System permite efetuar o download do programa desenvolvido pelo usurio junto plataforma do firmware, sem que seja necessrio retirar o microcontrolador da plataforma de testes e inseri-lo em um gravador especfico. Existem algumas interfaces e protocolos padres que permitem a gravao de dados e programas nos chips de forma onboard, entre eles esto: I2C, SPI, Maxim/Dallas 1-wire, Maxim 3-wire e Microwire. Estes barramentos so muito utilizados em memrias FLASH seriais (Serial Data Flash), bem como sensores para as mais variadas aplicaes. Os microcontroladores da ATMEL, objetos de estudo para a placa desenvolvida, trabalham com o barramento SPI (Serial Peripheral Interface). O barramento SPI uma interface de comunicao serial a 4 fios. uma interface sncrona que permite ligar o microcontrolador e dispositivos perifricos, a uma taxa considerada de mdia velocidade (1 Mega Baud), com a vantagem da economia de meio fsico, por se tratar apenas de 4 fios interligando vrios dispositivos em paralelo, no sistema mestre/escravo (um mestre e os demais escravos). A transferncia de dados/programas feita no modo full-duplex, atravs de dois pinos de I/O. O pino denominado MISO (Master-in Slave-out ou Din em outros fabricantes), faz com que os dados saiam do dispositivo mestre ao escravo e o pino de MOSI (Master-Out Slave-In, ou Dout), que far o caminho contrrio. Um pino adicional de SCK (Serial Clock), que gerado e tem sua velocidade controlada pelo mestre, o responsvel por ditar o sinal de sincronismo para a comunicao entre os dispositivos. A Figura 2 ilustra os sinais deste tipo de barramento.

Figura 2 - Timming do Barramento SPI Um sinal de seleo do chip (CS - chip select) tambm necessrio, quando houver mais de um escravo, para identificar qual dispositivo ir responder ao mestre (alguns dispositivos o nomeiam de SS-slave select). No caso do SPI da ATMEL o pino utilizado o RST, onde, para a gravao onboard s existe um mestre e um escravo, ento utilizado o prprio pino de RESET do microcontrolador, que sempre estar em zero quando em funcionamento.

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

hslopes@utfpr.edu.br rubens@utfpr.edu.br

Universidade Tecnolgica Federal do Paran UTFPR

Departamento Acadmico de Eletrnica

5. EMULAO DE HARDWARE Para quem trabalhou com a placa P51 anterior pde conferir sua maior vantagem, que a de emular um firmware, enquanto em desenvolvimento. Emulao de hardware ou firmware um recurso fantstico, onde o programador pode verificar o comportamento real de seu projeto, atravs do debug online no prprio microcomputador. O recurso da simulao muito importante, porm no leva a extino de uma falha na implementao, pois no existe alterao no estado do hardware durante uma simulao por software, ao mesmo tempo em que, emuladores comerciais so extremamente caros, inviabilizando sua aquisio, principalmente em ambientes acadmicos, onde haveria necessidade da compra de algumas dezenas para a mesma disciplina curricular. A placa P51 possua este recurso de emulao, atravs da gravao um software monitor (PAULMON) em sua memria de programa. O debug do firmware podia ser feito pela porta serial do PC, rodando um aplicativo do prprio Windows (Hyperterminal). O programador descarrega seu software para testes na plataforma, dentro da memria de dados externa (RAM externa) e pode roda-lo passo-a-passo, com a finalidade de conferir se o firmware responde a contento. O programa monitor do PAULMON, no entanto, possui certas limitaes, como ensaio de interrupes, timers, ensaio da porta serial (pois o mesmo utiliza a porta serial para debug e download) e os ports de I/O P0 e P2 que esto sendo utilizados como endereamento de RAM e EPROM durante o debug.

6. COMBINANDO EMULAO COM O ISP No projeto da placa P51 V2.0 foi tentado fazer uma combinao de recursos para que no se perdesse o I/O, no caso de um projeto com uma necessidade prvia de pinos disponveis para sensoriamento, acionadores, interfaces diversas, sem perder o importante recurso do debug onboard. O monitor PAULMON didaticamente muito bom, porm surgiram novas vertentes nos ltimos anos, como o software KEIL, da VISION, que possui um ambiente para emulao prprio, em ambiente grfico, diretamente no Windows. Basta baixar o programa monitor, carregando-o na memria FLASH interna ao microcontrolador e partir para emulao. Atravs de um cabo especial, conectado porta paralela do PC, rodando um aplicativo da ATMEL, pode ser colocado um arquivo binrio dentro da memria de programa do microcontrolador, utilizando o barramento SPI.

7. UTILIZAO DA PLACA NO MODO GRAVAO COM CABO ISP Para utilizar a placa no modo gravao da memria flash interna, atravs do cabo ISP necessrio construir o cabo, conforme ilustra a Figura 3.

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

hslopes@utfpr.edu.br rubens@utfpr.edu.br

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

D1 1N4007

R1 4k7 U1:A
1 EN

R2 4k7

R3 4k7

R4 4k7

R5 4k7

Universidade Tecnolgica Federal do Paran UTFPR

U1 68 R8
4 6 8

R6
2

18 16 14 12

R7 100 R9 100

J1

68

74HC244 U1:B
19 EN

Figura 3: Diagrama esquemtico do gravador ISP

R12 68 R13 R14 R15 R16 4k7 4k7 68 68
11 13 15 17 9 7 5 3

1 2 3 4 5 6

GND Vcc SCK MISO RST MOSI SIP6 R11 100 +5V

74HC244

R17 390

D2 R10 68 LED

Departamento Acadmico de Eletrnica

hslopes@utfpr.edu.br rubens@utfpr.edu.br

1 20 2 21 3 22 4 23 5 24 6 25 7 26 8 27 9 28 10 29 11 30 12 31 13 32 14 33 15 34 16 35 17 36 18 37 19

CONN-D37F

Universidade Tecnolgica Federal do Paran UTFPR

Departamento Acadmico de Eletrnica

O cabo de gravao montado em placa de circuito impresso mostrado na Figura 4 esquerda e sua devida conexo com a P51 mostrado direita na mesma figura.

Figura 4: Placa de circuito impresso do gravador SPI e sua devida conexo com a placa P51 NOTA: Caso esteja utilizando a placa no modo de emulao, com o KEIL ou o PAULMON e deseja gravar algum arquivo via cabo ISP, deve ser retirado o capacitor C1 da placa e o CI75176, bem como deixar o port P1, nos pinos P1.5, P1.6 e P1.7 livres. O funcionamento deste cabo extremamente crtico. A prpria ATMEL norteamericana desencoraja a construo do cabo, dizendo que sua construo e perfeito funcionamento so crticos, ao mesmo tempo em que seu custo relativamente baixo (US$25,00 FOB). Como este custo no nada atrativo a um laboratrio com 20 alunos por turma, arriscou-se construir um cabo destes e realmente foi bastante problemtico faz-lo funcionar, porm, parece ter chegado a um nvel aceitvel de funcionamento. Este gravador foi uma adaptao de um esquemtico encontrado no site da Atmel, mas ora utilizado para microcontroladores da famlia AVR. Com esta adaptao pode ser utilizado o mesmo software, baixado gratuitamente na home page da Atmel, em www.atmel.com, procurando com o nome de AT89ISP.zip (6 MBytes aproximadamente). Esta placa particularmente foi feita para ser ligada diretamente na P51, devido ordem dos pinos da interface SPI. um gravador via porta paralela do PC, por isso sabe-se das limitaes. Tem uma srie de recomendaes a serem seguidas no final deste manual. A tela do software da Atmel mostrada na Figura 5 a seguir.

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

hslopes@utfpr.edu.br rubens@utfpr.edu.br

Universidade Tecnolgica Federal do Paran UTFPR

Departamento Acadmico de Eletrnica

Figura 5: Software de gravao ISP da Atmel (disponvel em www.atmel.com)

8. O CIRCUITO O diagrama esquemtico da placa P51 V2.0 pode ser visualizado nas Figura 6 e 7.

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

hslopes@utfpr.edu.br rubens@utfpr.edu.br

Universidade Tecnolgica Federal do Paran UTFPR

Departamento Acadmico de Eletrnica

Figura 6: Diagrama esquemtico da placa P51 V2.0

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

hslopes@utfpr.edu.br rubens@utfpr.edu.br

Universidade Tecnolgica Federal do Paran UTFPR

Departamento Acadmico de Eletrnica

Figura 7: Diagrama esquemtico da placa P51 V2.0

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

10

hslopes@utfpr.edu.br rubens@utfpr.edu.br

Universidade Tecnolgica Federal do Paran UTFPR

Departamento Acadmico de Eletrnica

LISTA DE COMPONENTES A lista de material para a placa P51 V2.0 est descrita na tabela a seguir: Item 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20 21 22 23 Descrio Part Number Conector DB9 macho para placa (90) CON2 jack de fonte J4 5,5x2,5 mm para pci CON1 Conector KRE 2 pinos (para RS485) CON3 * Resistor de 10k 1/4W R1, R3, R4, R5, R6 Resistor de 8,2k 1/4W R2 Resistor de 390 1/4W R7 Trimpot mini 10k POT Chave Tctil A06 -9,5 (6x6x9,5) metaltex RESET Capacitor cermico 100nF C4, C12, C13, C14, C15 Capacitor cermico 33pF C2, C3 Capacitor eletroltico 10F/25V C1 Capacitor eletroltico 100F/25V C6, C11 Capacitor eletroltico 22F/25V C5, C7, C8, C9, C10 Diodo retificador 1N4007 D3 Diodo 1N4148 D1, D2 Led vermelho 5mm LED Microcontrolador ATMEL 89S52 ou AT89S8253 CI1 Latch 74HC373 CI3 Memria RAM 6264 ou 62256 CI2 MAX 232 (conversor TTl/RS232) CI5 SN75176 (conversor TTL/RS485) CI6 * Regulador de tenso LM7805 CI7 Cristal 11.059MHz XTAL Barra de pinos com 3 terminais (macho) JMP1 JMP2, JMP3 * s deve ser montado se for utilizar a RS 485 DIVERSOS Quantidade Soquete DIP20 01 Soquete DIP8 01 Soquete DIP40 01 Soquete DIP28 01 Soquete DIP16 01 Dissipador de calor 01 Parafusos fixao do dissipador 02 Barra de pinos macho1x40 (para jumpers) 01 Barra de pinos torneada 01 Barra tipo mini module fmea 1x40 para placa 01 Jumpers 03 Fonte regulada 12V/400mA 01 Conector DB9 fmea para cabo 02 Capa para DB9 02 Cabo manga 2 pares com ou sem blindagem 1,5m
11 hslopes@utfpr.edu.br rubens@utfpr.edu.br

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

Universidade Tecnolgica Federal do Paran UTFPR

Departamento Acadmico de Eletrnica

9. CONFECO DO CABO SERIAL Para comunicao da placa com o PC, deve ser confeccionado um cabo serial, a partir de 2 conectores DB9 fmeas, ligados conforme a Figura 8.

Pino 2 DB9F Pino 3 DB9F GND

Pino 2 DB9F Pino 3 DB9F GND

Obs: procure montar este cabo com um comprimento mximo de 2m e utilize cabo blindado preferencialmente.

10. PROBLEMAS ENCONTRADOS NO CABO ISP Como vrios professores e alguns alunos implementaram esta soluo, muitas vezes sem sucesso na aplicao, algumas lies podem ser tiradas quanto construo. So elas: Utilize sempre um buffer para fazer as ligaes entre a porta paralela e a interface SPI no microcontrolador. Este buffer, inclusive de bom tamanho que seja da famlia lgica 74HC244 ou 74HCT244. No foi testada a famlia 74VHC244 por no ter sido encontrada no comrcio local. Faa ligaes curtas entre o circuito buffer e a interface da placa de ensaios. No faca um cabo flat de 1 metro que vai da porta paralela at o circuito implementado, pois a imunidade a rudo pssima. Prefira ligaes curtas (no mximo 30 cm) do buffer at o 89S52. Se desejar uma ligao maior, ponha um cabo centronics, (prprio para impressora) ligando a porta paralela at uma caixa com o circuito de buffer (bem isolada), e, a partir desta, uma ligao de uns 30 cm at o microcontrolador. Utilize capacitores de 100nF e 100F na alimentao do buffer. A alimentao poder vir da placa P51, porm, deve estar bem estvel em tenso e imune a rudos de alta freqncia. Em vrias situaes houve erro na tentativa de gravao porque a fonte utilizada na P51 era CHAVEADA. Substituir por fonte linear j basta para uma boa gravao nestes casos. Preze pela qualidade do GND utilizado O modo da porta paralela na BIOS deve ser o modo NORMAL ou SPP para micros mais antigos. Nos micros com placas-me mais modernas (64 bits, dual core, quad core) Tm funcionado no modo EPP sem problemas.

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

12

hslopes@utfpr.edu.br rubens@utfpr.edu.br

Universidade Tecnolgica Federal do Paran UTFPR

Departamento Acadmico de Eletrnica

CORREES E SUGESTES Havendo dvidas, crticas e sugestes para um novo layout da placa, por favor enviem mail para : rubens@utfpr.edu.br ou hslopes@utfpr.edu.br

AGRADECIMENTOS A placa kit descrita destinada a projetos e exerccios didticos, utilizando microcontroladores da famlia ATMEL, principalmente a famlia C52. Ento, agradecimentos devem ser feitos s pessoas que propiciaram este desenvolvimento, como o Eng. David Lee (Atmel EUA), Patrice Graziotin (ATMEL EUA), Vanderlei (Atmel Brasil), Prof. Juliano Mouro (UTFPR), Prof. Eduardo Bertogna (UTFPR), Prof. Ubiradir Mendes (UTFPR), Eng. Cleverson Scharf (Safetronic/CPGEI) e aos alunos da disciplina de Eletrnica Digital II Engenharia CEFET-PR 02/2004.

Profs. Rubens Alexandre e Heitor Lopes Departamento Acadmico de Eletrnica UTFPR

Prof. Dr. Heitor Silvrio Lopes Prof. Rubens Alexandre de Faria

13

hslopes@utfpr.edu.br rubens@utfpr.edu.br