Escola Profissional CIOR

Curso Tcnico de Eletrnica, Automao e Comando

Mdulo 4 Circuitos Sequenciais

Trabalho realizado no mbito da disciplina de Sistemas Digitais

Nome: Nmero: Turma: Professor:

Frederico Oliveira 1582 EL18 Pedro Veloso

Vila Nova de Famalico 9 Maio de 2012

ndice
Introduo ............................................................................................................. 1 Flip-Flops-Circuitos Logicos .................................................................................. 2 Circuitos Combinatorios .................................................................................... 2 Circuitos Sequenciais ........................................................................................ 2 Destinao de um sistema sncrono de um circuito assncrono ............................ 3 Sistemas sncronos ........................................................................................... 3 Sistema Assncrono........................................................................................... 3 Flip-flop ................................................................................................................. 4 FLIP-FLOP D LATCH ........................................................................................ 4 FLIP-FLOP SET - RESET ................................................................................. 5 FLIP-FLOP D EDGE TRIGGERED ................................................................ 7 FLIP-FLOP TIPO "T" ......................................................................................... 9 FLIP-FLOP "J-K" ............................................................................................. 11 Algumas notas sobre FLIP-FLOPS ................................................................. 13 Registos de Deslocamento ................................................................................. 14 Contadores e Divisores de Frequncia ............................................................... 18 CONTADORES ............................................................................................... 19 Contador de Pulsos ......................................................................................... 19 Contador Assncrono de Dcadas ................................................................... 19 Contador Assncrono Decrescente .................................................................. 20 Contador Assncrono Crescente e Decrescente ............................................. 20 74HCT594........................................................................................................... 22 Descrio Geral ............................................................................................... 22 Caractersticas ................................................................................................ 22 Concluses ......................................................................................................... 23 Bibliografia .......................................................................................................... 24

Introduo
Os circitos sequenciais so circuitos cujas saidas num determinado instante dependem tanto dos valores das entradas nesse instante quanto dos valores anteriores das saidas. O circuito sequencial mais importante so os biestaveis. So circuitos constituidos por portas lgicas e capazes de armazenar um bit de informao. So por isso visto como elementos de memria.

Flip-Flops-Circuitos Logicos
Os circuitos lgicos podem ser de dois tipos: Combinatorios Sequenciais

Circuitos Combinatorios
Nos circuitos combinatorios, a saida depende apenas de uma combinao de entradas . Esses circuitos seguem a lgica combinacional e utiliza a lgebra booleama como ferramenta.Podemos ver uma representao de um modelo de um circuito combinatorio.

Figura 1

Circuitos Sequenciais
Trata-se de um circuito caracterizado por uma re-alimentao da saida a entrada ,a principal caracteristica fazer com que as saidas sejam dependentes das entradas atuais e de estados ocorridos anteriormente. Na figura 2 podemos ver o funcionamento total do circuito:

Destinao de um sistema sncrono de um circuito assncrono

Sistemas sncronos
Neste tipo de sistema, h um sinal de controlo geral, normalmente um sinal peridico do tipo pulso denominado relgio(clock). Os pulsos ocorrem regularmente a cada perodo T. Todas as sub-tarefas ou eventos ocorrem em sincronismo com algum pulso, ou seja, o pulso usado para comandar o incio das sub-tarefas. No necessrio sinalizar o trmino das sub-tarefas pois, durante o projeto do sistema, deve ter sido definido o tempo mximo de durao de cada uma delas. A Estrutura de controlo deve se encarregar de fornecer o comando de incio de cada sub-tarefa em sincronismo com o pulso que ocorre no instante apropriado.

Sistema Assncrono
Neste tipo de sistema, uma nova sub-tarefa iniciada imediatamente aps o trmino da sub-tarefa que a precede no fluxo de dados. Para tanto, cada sub-tarefa deve produzir um sinal de status que sinalize seu trmino para a estrutura de controlo, de forma que esta possa comandar o incio da sub-tarefa seguinte.

Um sistema sncrono aquele em que os elementos mudam o seu valor em determinados instantes especficos. Um sistema assncrono possui sadas que podem mudar de valor em qualquer instante. Por exemplo, considere-se um relgio digital com alarme, programado para tocar s 13:59. Num sistema sncrono, as sadas (HH, mm, ) mudam todas Num sistema sncrono, as sadas (HH, mm, ) mudam todas ao mesmo tempo: 12:59 13:00 13:01 Num sistema assncrono, as sadas no tm foradamente que mudar em simultneo: 12:59 13:59 13:00

Flip-flop
Estes circuitos so as clulas de memria mais elementares. Tm capacidade de armazenar um bit e por isso, diz-se que possuem dois estados: o estado 0 e o estado 1.

FLIP-FLOP D LATCH
Um flip-flop D latch, est representado na figura abaixo. Tem duas entradas e duas sadas (uma sada negao da outra) e o seu princpio de funcionamento o seguinte: Quando a entrada enable (E) est no activa, o flip-flop mantm o estado anterior, ou seja, a sua sada (Q) toma o valor 0 ou l, consoante ele estava no estado 0 ou no estado 1. Quando se activa a entrada enable, os valores que esto presentes na entrada D, so colocados na sada Q. Quando se desactiva o enable, o valor que est em D fica memorizado, at nova activao de enable.

Figura 2

FLIP-FLOP SET - RESET

Este tipo de flip-flop, implementado segundo o esquema da figura seguinte:

Figura 3

O seu princpio de funcionamento o seguinte: Dispe de duas entradas Set (S) e Reset (R) e as sadas Q e a negao de Q. Se S = 1 e R = 0, o flip-flop toma o estado 1 (Set). Se S = 0 e R = 1, o flip-flop toma o estado 0 (Reset). Se S = 0 e R = 0, o flip-flop fica a manter o estado anterior. Se S = 1 e R = 1, o flip-flop fica num estado indefinido, pelo que se deve garantir que nunca existe esta configurao nas entradas. A seguinte tabela de verdades ilustra o funcionamento deste circuito:
S 0 0 1 1 R 0 1 0 1 Q Q* 0 1 -

Analisando o esquema da figura acima (implementao do flip-flop Set Reset) podemos confirmar o funcionamento deste circuito: Se S = 1 e R = 0, a porta nand #2 ficar a 1, independentemente da sua outra entrada. Assim, com S = 1, no nand #1, ambas as entradas esto a 1 e logo Q ficar com 0, o que faz com que o flip-flop fique no estado 0. Se S = 0 e R = 1, temos o nand #1 com uma entrada a 0, o que leva o flip-flop ao estado 1, pois Q = 1. Uma das entradas do nand #2 fica a 1 tambm, e como a outra entrada R = 1, o nand #2. Ficar com 0 na sua sada.

Se S = 0 e R = 0, temos que analisar o estado anterior. Qualquer que seja o estado anterior, ele ser mantido, pois nas entradas dos nands temos o valor 0, pelo que no vo alterar o estado do flip-flop. Se S = 1 e R = 1, o estado do flip-flop ser indefinido, depende do valor do estado anterior.

Existe alm deste flip-flop Set - Reset, outra verso que possui um bit para enable, ou seja, o flip-flop Set - Reset com Enable, representado na figura seguinte:

Figura 4

Este circuito funciona de uma forma igual ao anterior quando enable estiver activo, e quando no estiver, pode-se ver que o circuito manter o seu estado anterior, pois temos as entradas S e R do flip-flopambas a 0.

FLIP-FLOP D EDGE TRIGGERED

O flip-flop D latch uma mquina de dois estados assncronos, pois no tem nenhum sinal de sincronismo, e sensvel ao nvel de tenso das suas entradas. Existem, porm, mquinas de dois estados sncronas, que para alm das condies normais de mudana de estado, necessitam tambm para tal, de um sinal de sincronismo. A figura seguinte mostra um exemplo de um sinal de sincronismo:

Figura 5

Estes sinais so rectangulares ou quadrados e variam a sua amplitude ao longo do tempo. Os valores de amplitude que podem tomar so 0 e 5 volt, sendo por isso sinais digitais. Existem, ento nestes sinais, dois tipos de transies abruptas: as ascendentes, em que o sinal evolui em termos de tenso de 0 para 5 volts. e as descendentes, em que o sinal varia de 5 para 0 volt. com base nas transies que se d o sincronismo. Uma mquina sncrona, para mudar de estado, necessita, para alm das condies normais, de uma transio ascendente (por exemplo), de um sinal de sincronismo. Uma das mquinas deste tipo mais simples de analisar o flip-flop D edgetriggered, cujo esboo mostrado em seguida:

Figura 6

Este flip-flop tem o seguinte princpio de funcionamento: A entrada, de clock, (clk) uma entrada onde se deve aplicar um sinal de sincronismo, e, nas suas transies ascendentes o flip-flop fica transparente ao valor da entrada D, e toma o estado 0 ou 1 consoante o valor da entrada D, 0 ou 1 respectivamente. O flip-flop, tendo a entrada clk a 0 ou a 1 mantm o estado anteriormente gravado aquando da transio ascendente da entrada clk. Uma forma de representar o funcionamento de mquinas sequenciais atravs do diagrama de estados que fcil de construir. Para vermos como se pode construir um diagrama de estados, podemos desenhar o diagrama de estados do flip-flop D edge - triggered. A figura seguinte mostra o diagrama de estados do flip-flop D edge triggered, e necessita de uma explicao prvia: Os rectngulos, so os smbolos dos estados do flip-flop. Nestes so marcadas as variveis activas no respectivo estado. Os losangos representam os testes s condies que lhes esto includas. Deste modo, se o flip-flop est no estado 0, tem a sada Q desactiva, ou seja a sada que a negao de Q, estar activa. Este flip-flop, no estado 0 testa a varivel D, e s passa para o estado 1 se D for igual a 1. Enquanto isso no acontece, o flip-flop manter o estado 0. Quando D ficar a 1, o flip-flop passar para o estado l, e aqui, faz um teste varivel D. Enquanto D for 1, ele manter o seu estado, e quando D for 0, ele passar ao estado 0. Note, por ltimo, que nestas mudanas de estado, a transio ascendente de clk, est implcita, quero dizer, que este funcionamento ocorre s quando houver uma transio ascendente de clk, e em caso contrrio o flip-flop manter sempre o estado anterior.

Figura 7

Outra forma de se representar o funcionamento de uma mquina, neste caso do flip-flop D edge- triggered, desenhando o seu diagrama temporal, ou diagrama de formas de onda, que representa, ao longo do tempo, as variaes das sadas em funo das variaes das entradas. Na figura 9. encontra-se o diagrama de formas de onda deste flip-flop.

Figura 8

Quando h uma transio ascendente de clk. a sada Q assume o valor de D. Enquanto isso no acontece, a entrada D pode variar o seu valor que a sada Q no se altera.

FLIP-FLOP TIPO "T"

Este flip-flop tambm uma mquina sncrona. Dispe de uma entrada "T", da sada Q e da sua negao.

Figura 9

O princpio de funcionamento deste flip-flop o seguinte: Na transio ascendente de clk, ele analisa o valor da entrada T e toma o seguinte comportamento: Se T = 1 o flip-flop inverter o seu estado anterior, se T = 0, ele manter o seu estado. Na figura abaixo est representado o seu diagrama de estados.

Figura 10

O seu funcionamento tambm se pode verificar, analisando o seu diagrama de formas de onda, como nos mostra a figura seguinte:

Figura 11

10

 possvel construir um flip-flop tipo T, a partir de um flip-flop D edge - triggered. Para se realizar esta operao, basta analisar os diagramas de estado de ambos e concluir que: Se os flip-flops esto no estado 0, a entrada D ser igual entrada T, pois ambas tm o mesmo comportamento. Se os flip-flops estiverem no estado 1. a entrada D a negao da entrada T. Assim, a entrada D igual aTQ + T.Q ou seja T XOR Q.

Figura 12

FLIP-FLOP "J-K"
Este flip-flop, tambm uma mquina sncrona, que dispes de duas entradas, J e K, normais

Figura 13

11

O seu princpio de funcionamento o seguinte: Na transio ascendente de clk, o flip-flop toma em considerao os valores de. J e K: Se J = 0 e K = 0, ele manter o seu estado anterior. Se J = 1 e K = 0, o flip-flop ir para o estado 0. Se J = 0 e K = 1, o flip-flop ir para o estado 1. Se J = 1 e K = 1 o flip-flop inverter o seu estado. Vejamos agora a figura seguinte que mostra o diagrama de estados do flip-flop J-K.

Figura 14

Tambm vantajoso analisar o diagrama de formas de onda deste circuito, o qual apresentado na figura seguinte:

Figura 15

12

A construo de um flip-flop J-K a partir de um flip-flop D Edge Triggered tambm fcil de fazer. Coloquemos ento lado a lado os diagramas de estado de ambos e podemos concluir que se estiverem no estado 0 a entrada D igual entrada J do J-K e se estiverem no estado 1 a entrada D a entrada K do J-K. Assim, D = J .Q + K . Q como se mostra em seguida: 1 - Porta lgica OR. 2 e 3 - Porta lgica AND.

Figura 16

Algumas notas sobre FLIP-FLOPS

Os circuitos flip-flop existentes no mercado, alm das entradas e sadas que aqui se descreveram tm tambm duas entradas especiais que do muito jeito nas montagens com estes circuitos. Essas entradas so a de preset e clear. A entrada de clear, quando activa, leva o flip-flop ao estado 0 e a entrada preset leva o flip-flop ao estado 1 independentemente dos valores das outras entradas.

13

Registos de Deslocamento
Outras operaes igualmente importantes so as chamadas operaes de deslocamento. Umaoperao de deslocamento consiste em fazer deslocar os bits de uma palavra guardada dentro deum registo. O deslocamento pode ser feito para a esquerda ou para a direita. Para compreendermelhor uma operao de deslocamento, considere um registo R, de 8 bits, que contmarmazenado o valor 0100 1011 (ver Figura 7).Deslocar para a direita o contedo deste registo corresponderia a deixar o registo com o valorb010 0101, em queb um bit novo que entra no registo, que tanto poderia valer 1 como 0.De modo anlogo, deslocar para a esquerda corresponderia a deixar o registo com o valor 100101b. Repare tambm que quando se desloca o contedo de um registo para a direita, o bit mais direita sai do registo (e quando se desloca para a esquerda, sai o bit mais esquerda).

14

Figura 17

Repare tambm que o deslocamento direita e o deslocamento esquerda pode ser vistostambm como deslocamentos no sentido do bit menos significativo, ou no sentido do bit maissignificativo, respectivamente.As operaes de deslocamento tm um papel muito importante na multiplicao e divisobinrias. Servem tambm para paralelizar dados que chegam numa linha srie e vice-versa.Consoante o bit que entra e o que feito ao bit que sai, existem algumas designaes especficaspara alguns tipos de deslocamento: Deslocamento lgico neste tipo de deslocamento, o bit que entra sempre 0; Deslocamento aritmtico neste tipo de deslocamento, que s se faz para a direita, o bitque entra pela esquerda igual ao bit mais significativo. Desta forma preserva-se o bitde sinal do nmero armazenado no registo, da a designaoaritmtico. Deslocamento rotativo neste tipo de deslocamento o bit que sai pela esquerda entrapela direita (ou vice-versa, consoante a direco do deslocamento).

Um registo bsico que permite o deslocamento de bits encontra-se esquematizado na Figura- 8.Repare que este registo possui uma nica entrada a entrada srieSI por onde vo entrando osbits a armazenar/deslocar. Quando ocorre um impulso de relgio, cada um dos flip-flops vai sercarregado com o contedo do flipflop anterior (excepto claro est o primeiro FF, que carregado com o valor deSI). Por outras palavras, medida que chegam impulsos de relgio, oregisto vai sendo preenchido com os bits que vo sendo apresentados em SI. Cada impulso derelgio origina um deslocamento para esquerda.

15

Figura 18

Este tipo de registo, embora muito simples, poderia ser utilizado para distribuir os bits que vochegando entrada srie pelas linhas paralelas Q0a Q3. Poderia ser por isso designado porregisto de deslocamento srie-paralelo. Suponha agora que se pretende construir um registo de deslocamento que, para alm de deslocaro contedo, possui tambm a hiptese de serem carregados novos valores. Tal registo seria um registo de deslocamento com carregamento paralelo. Tal como foi visto anteriormente, para projectar um registo denbits que permita efectuar estasoperaes, basta projectar um andar do registo e depois repetir esse andarnvezes. Um registode deslocamento com carregamento paralelo dever ento permitir as operaes sintetizadas naseguinte tabela:

Figura 19

fcil de verificar que um circuito que efectua estas operaes , por exemplo, o circuitorepresentado na Figura seguinte.

16

Figura 20

Figura - 9 Andar de um registo de deslocamento com carregamento paralelo sncrono. Com base em 4 andares semelhantes pode-se construir um registo de deslocamento de 4 bitscom carregamento paralelo.

Figura 21

O registo projectado permite deslocamento para esquerda (na direco do bit maissignificativo). Existem registos que permitem deslocamento nos dois sentidos. Recorrendo amultiplexers relativamente fcil projectar um registo que possibilite o deslocamento dainformao em ambas as direces. Assim, utilizando um multiplexer 4-1, um andar de umregisto com estas funcionalidades poderia ser o representado na figura - 11, onde Qi-1e Qi+1representam as sadas do flip-flop anterior e do flip-flop seguinte, respectivamente.

17

Figura 22

Na Tabela seguinte encontram-se sintetizadas as operaes que seriam possveis de efectuar com este registo:

Figura 23

Se fosse projectado um registo de 4 bits, com base em 4 andares idnticos ao da figura , osmbolo para o circuito resultante seria o representado na Figura seguinte. Repare que possui duasentradas adicionais RSI (Right serial input) e LSI (left serial input) que seriam as entradassrie para os novos bits que entram quando feito um deslocamento para a esquerda ou paradireita, respectivamente.

Figura 24

Contadores e Divisores de Frequncia

18

CONTADORES
Variam os seus estados, sob comando de pulsos de clock, de acordo com uma sequncia prdeterminada; So usados para contagens, divisores de frequncia, geradores de forma de onda, conversores analgico-digitais, etc; Classificam-se em contadores: assncronos e sncronos.

Contador de Pulsos
Apresenta na sada a sequncia de contagem do cdigo binrio.

Aplica-se um pulso de clock no primeiro flip- flop, cuja mudana de estado na sada ocorre na descida do clock. O flip-flop seguinte muda o nvel lgico na sada sempre que ocorrer a mudana (descida do clock) de nvel lgico no flip-flop anterior. O diagrama de tempo abaixo ilustra melhor a sequncia de funcionamento do contador. Aps o 160 pulso de clock, o contador ir reiniciar a contagem. Observa-se que este circuito possui tambm a caracterstica de divisor de frequncia.

Contador Assncrono de Dcadas

19

Para contar de 0 a 9: somente quando as sadas apresentarem Q3Q2Q1Q0 = 1010 (2) = 10 (10) A lgica auxiliar (porta No-E) zera todas as sadas e o contador reinicia a contagem.

Contador Assncrono Decrescente

O circuito que efetua a contagem decrescente se diferencia da contagem crescente apenas pela forma de obteno dos clocks dos flip-flops: a partir das sadas complementares. Um outro circuito com mesmo resultado pode ser obtido quando as sadas do contador so extradas das sadas complementares dos flip-flops. O diagrama de tempo a seguir demonstra a sequncia de contagem.

Contador Assncrono Crescente e Decrescente

20

Varivel de controle: X = 1 contagem crescente X = 0 contagem decrescente

Os clocks so simultneos em todos os flip- flops; Para haver mudana de estado lgico: estuda-se as entradas J e K dos flip-flops e obtm se as sadas desejadas; Escreve-se a tabela de transio analisando quais devem ser as entradas J e K dos flip-flops, para que assumam o estado seguinte desejado.

21

74HCT594
Descrio Geral
Trata-se de um registo de deslocamento, de alta velocidade, com tecnologia CMOS. Este dispositivo possui o rudo de alta imunidade e baixo consumo de energia do padro CMOS circuitos integrados, bem como a capacidade de conduzir 15 LS-TTL cargas. Este dispositivo contm um 8-bit de srie-em, deslocamento paralelo-out regIster que alimenta um 8-bit de armazenamento D-tipo registo. Separado relgios e diretos imperativas apaga so fornecidos para a registrador de deslocamento e armazenamento registar. O registrador de deslocamento temdireta imperiosa de entrada, claro serial e sada serial (Padro) para pinos em cascata. Tanto o registro da mudana e registro de armazenamento usar positivo de ponta relgios acionados. Se ambos relgios so ligados entre si, o estado registrador de deslocamento ser sempre ser um impulso de relgio antes do registo de armazenamento. A famlia lgica 74HC com velocidade, funo e pinagem compatvel com a famlia lgica padro 74LS. Todas as entradas so protegido de dano devido descarga esttica interna braadeiras de diodo para V CC e no solo.

Caractersticas
S de baixa corrente quiescente: 80 A mxima S de entrada de corrente baixa: 1 no mximo S 8-bit de srie-em, registo de deslocamento paralelo-para fora com o armazenamento. S Ampla faixa de tenso de operao: 2 v a 6 v S em cascata S mudana de registo tem directo clara a frequncia de mudana garantida: DC a 30 de MHz

22

Concluses
A conclusao que tirei deste trabalho foi que a grande maioria das aplicaes dos sistemas digitais requer a capacidade de memria, isto , a capacidade de armazenar informao digital binria. Fiquei com algumas bases sobre flip-flops contadores e tentei conhecer um pouco do 74HC594 este foi o ponto em que tive muitas dificuldades pois os manuais so em Ingls .

23

Bibliografia
PDF

24