Sie sind auf Seite 1von 17

CENTRO FEDERAL DE EDUCAO TECNOLGICA - MINAS GERAIS ENGENHARIA DE CONTROLE E AUTOMAO Disciplina: Laboratrio de Sistemas digitais Professora: Jucilia

Barbosa

Prtica II

Daniel Pinheiro Teixeira Kamila Peres

Leopoldina MG

SUMRIO 1.
2.

INTRODUO
Circuitos geradores de variveis e testador lgico

1
2

3.
3.1. 3.2. 3.3. 3.4. 3.5. 3.6.

TESTANDO OS CIRCUITOS INTEGRADOS.


CI 74LS04, Porta inversora. CI 7400, Porta NAND CI 7402, porta NOR CI 7408, porta AND. CI 74032, porta OR. Concluses parciais.

3
3 6 8 10 12 13

4. 5.

QUESTES PARA REFLEXO CONCLUSO

13 15

1. Introduo
O presente relatrio consiste na comprovao prtica das portas lgicas E (AND), NE (NAND), OU (OR), NOU (NOR), e INVERSORA (NOT), atravs de circuitos integrados da famlia TTL, a adaptao ao uso do datasheet dos mesmos e reconhecimento de suas respectivas caractersticas de operao. caracterstica da famlia TTL uma tenso de alimentao de 5Vcc, sendo para a srie comercial Vcc mnimo de 4,75V e Vcc mximo de 5,25V. Os valores de operao da famlia TTL para utilizao comercial ainda incluem as seguintes caractersticas: VNL = margem de rudo ou imunidade a rudo na entrada de um circuito lgico para nvel lgico 0 (Voltage Noise Low). VNH = margem de rudo ou imunidade a rudo na entrada de um circuito lgico para nvel lgico 1 (Voltage Noise High). VIL = tenso necessria na entrada do circuito para nvel lgico 0 (Voltage Input Low). VIH = tenso necessria na entrada do circuito para nvel lgico 1 (Voltage Input High). VOL = tenso na sada do circuito para nvel lgico 0 (Voltage Output Low). VOH = tenso na sada do circuito para nvel lgico 1 (Voltage Output High).

As mesmas esto explicitadas atravs da Tabela I.


Tabela I - Caractersticas padro da famlia TTL

Parmetros VIL VOL VIH VOH IOL IIL IOH IIH

TTL Standard Valores Max = 0,8 Mx = 0,4 Min = 2 Min = 2,4 16 1,6 400 40

Unidades V V V V mA mA mA mA

Os circuitos utilizados para os testes foram: CI 7400 (NAND); CI 7402 (NOR) ; CI 7408 (AND); 1

CI 7432 (OR); CI 74LS04 (NOT);

A implementao das entradas foi realizada atravs de circuitos geradores de variveis e a simulao realizada atravs do software Multisim.

2. Circuitos geradores de variveis e testador lgico


Os circuitos geradores de variveis foram implementados de forma com que a sada no circuito A representasse uma chave normalmente fechada, enquanto a sada do circuito B representasse uma chave normalmente aberta. As sadas trocam de estado lgico acionando ou desacionando os respectivos switches. Os geradores de variveis esto representados na Figura 1.
VCC 5V VCC J1 1 Key = A B J2 R2 1k 2 Key = B 0 R1 390 0 A

Figura 1- Gerador de variveis.

O circuito testador de nvel lgico composto por um resistor de 270 em srie com um diodo emissor de luz LED, de forme que ao receber nvel lgico alto, o LED se acenda. O circuito testador lgico est representado na Figura 2.
Entrada 4 R3 270 3 LED1 0

Figura 2 - Circuito testador lgico

3. Testando os circuitos integrados.


Foram realizados os seguintes testes dos CIs mencionados, neste tpico sero apresentadas e discutidas as montagens e tabelas verdades para cada situao.

3.1.

CI 74LS04, Porta inversora.

O primeiro teste consiste em alimentar o circuito integrado com Vcc e terra atravs dos pinos 14 e 7 e medir os nveis de tenso nos pinos 1, 2, 3, 4 e 5. A representao por simulao dada nas figuras abaixo.

Figura 3 - Medio do Pino 1.

Figura 4 - Medio do pino 2.

Figura 5 - Medio do pino 3

Figura 6 - Medio do pino 4.

Figura 7 - Medio do pino 5.

Observa-se tal caracterstica na medio dos pinos deste CI, pois o mesmo composto por portas inversoras com entradas mpares, ou seja, como o nvel das portas impares baixo (0V) as portas pares sero de nvel lgico inverso (5V), devido a esta caracterstica construtiva os nveis lgicos devero ser aplicados somente das portas mpares. Tal caracterstica de pinagem entrada e sada exposta no datasheet atravs do desenho esquemtico do circuito pelas portas lgicas, de acordo com a Figura 8.

Figura 8 - Representao esquemtica das portas inversoras no circuito integrado.

De acordo com as medies realizadas pode-se estipular a tabela verdade como:


Tabela II- Tabela Verdade da porta inversora.

A Baixo Alto

Sada Alto Baixo

Desta forma, assumindo nvel lgico alto para os pinos 1, 3 e 5, as medies nos pinos 2, 4 e 6 devero ser de igual mdulo, como representado na Figura 9.

Figura 9 - Medio do valo de sada realizada com entrada em nvel lgico alto.

Atravs de operaes lgicas simples, pode-se observar que a ligao em srie de duas portas inversoras possui como sada um valor lgico idntico ao valor de entrada inicial. Enquanto trs portas inversoras em srie possuem a mesma propriedade de uma nica porta inversora, tendo como resultado na sada do sistema o valor inverso ao inicial.

3.2.

CI 7400, Porta NAND

O circuito integrado 7400 possui em sua constituio 14 portas, nas quais: 1 Vcc; 1 Gnd; 4 Portas Nand;

O circuito levando em considerao as funes lgicas do circuito integrado est representado na Figura 10, onde possvel observar tambm a situao onde as chaves A e B esto fechadas, ou seja, A possui nvel lgico alto e B possui nvel lgico baixo. A cor vermelha no LED indica que o mesmo estar aceso, enquanto a falta de cor indicar o mesmo inativo.

VCC 5V VCC J1 1 Key = A B J2 R2 1k 2

A Entrada R1 390 0 U1A 7400N 0 Key = B 4 R3 270 3 LED1 0

Figura 10 - Circuito Nand com ambas chaves fechadas.

Abrindo a chave A e mantendo B fechada, observa-se respectivamente nos pontos A e B sinais baixo e baixo, e atravs da sada do testador lgico, sada alta. Como apresentado na Figura 11.
VCC 5V VCC J1 1 Key = A B J2 R2 1k 2 Key = B 0 R1 390 0 U1A 7400N A Entrada 4 R3 270 3 LED1 0

Figura 11 - Circuito NAND para A aberto e B fechado,

A Figura 12 mostra o circuito com a Chave A fechada e a chave B aberta, e ambos nveis lgicos altos. A Sada possui nvel lgico baixo, representado pelo LED apagado.
VCC 5V VCC J1 1 Key = A B J2 R2 1k 2 Key = B 0 R1 390 0 U1A 7400N A Entrada 4 R3 270 3 LED1 0

Figura 12 - Circuito Nand com a chave A fechada e chave B aberta.

A Figura 13 mostra o circuito com ambas as chaves abertas, enquanto a o nvel lgico de sada pode ser observado atravs da luz acesa no LED1.
VCC 5V VCC J1 1 Key = A B J2 R2 1k 2 Key = B 0 R1 390 0 U1A 7400N A Entrada 4 R3 270 3 LED1 0

Figura 13 - Circuito NAND com chaves A e B abertas

Atravs dos dados obtidos com as simulaes. Ento possvel esboar a tabela verdade desde circuito lgico, como mostrado atravs da Tabela III.

Tabela III - Tabela verdade circuito NAND.

A Baixo Baixo Alto Alto

B Baixo Alto Baixo Alto

Sada Alto Alto Alto Baixo

Utilizando a porta inversora na entrada do testador lgico, os resultados obtidos para sada sero invertidos e esta porta funcionar de forma similar uma porta AND.

3.3.

CI 7402, porta NOR

Para a aferio desta e das demais portas lgicas ser utilizada a mesma metodologia das aferies realizadas com a porta NAND, abrindo mo de suas explicaes nas Figuras 14, 15, 16 e 17 esto expostos os resultados obtidos com as variaes entre as chaves, e a Tabela IV representa a Tabela Verdade dos testes, note que como B uma chave NF seu nvel lgico invertido na tabela verdade.

VCC 5V VCC J1 1 Key = A B J2 R2 1k 2

A Entrada R1 390 7402N R3 0 U1A 4 270 3 LED1 0

0 Key = B

Figura 14 - Circuito Nor com as chaves A e B fechadas.

VCC 5V VCC J1 1 Key = A B J2 R2 1k 2

A Entrada R1 390 7402N R3 0 U1A 4 270 3 LED1 0

0 Key = B

Figura 15 - Circuito NOR com a chave A aberta e a Chave B Fechada.

VCC 5V VCC J1 1 Key = A B J2 R2 1k 2

A Entrada R1 390 7402N R3 0 U1A 4 270 3 LED1 0

0 Key = B

Figura 16 - Circuito NOR com a chave A fechada e a chave B aberta.

VCC 5V VCC J1 1 Key = A B J2 R2 1k 2

A Entrada R1 390 7402N R3 0 U1A 4 270 3 LED1 0

0 Key = B

Figura 17 - Circuito NOR com as chaves A e B abertas.

Tabela IV - Tabela verdade NOR

A Baixo Baixo Alto Alto

B Baixo Alto Baixo Alto

Sada Alto Baixo Baixo Alto

3.4.

CI 7408, porta AND.

As aferies prticas so exibidas atravs das Figuras 18, 19, 20 e 21 Enquanto a Tabela verdade corresponde Tabela V.
VCC 5V VCC J1 1 Key = A B J2 R2 1k 2 Key = B 0 R1 390 7402N 0 U1A 4 A Entrada R3 270 3 LED1 0

Figura 18 - Circuito AND com ambas as chaves fechadas.

10

VCC 5V VCC J1 1 Key = A B J2 R2 1k 2

A Entrada R1 390 R3 0 U1A 4 7408N 0 Key = B 270 3 LED1 0

Figura 19 - Circuito AND com a chave A aberta e a chave B fechada.


VCC 5V VCC J1 1 Key = A B J2 R2 1k 2 Key = B 0 R1 390 0 U1A 4 7408N A Entrada R3 270 3 LED1 0

Figura 20 - Circuito com a chave A fechada e a chave B aberta.


VCC 5V VCC J1 1 Key = A B J2 R2 1k 2 Key = B 0 R1 390 0 U1A 4 7408N A Entrada R3 270 3 LED1 0

Figura 21 - Circuito AND com ambas as chaves fechadas.

Tabela V - Tabela Verdade Circuito AND.

A Baixo Baixo Alto Alto

B Baixo Alto Baixo Alto

Sada Baixo Baixo Baixo Alto

11

3.5.

CI 74032, porta OR.

Atravs das figuras 22, 23, 24 e 25 possvel visualizar a montagem prtica do circuito com a porta lgica OR. Os dados da tabela verdade esto expostos na Tabela VI.
VCC 5V VCC J1 1 Key = A B J2 R2 1k 2 Key = B 0 R1 390 0 U1A 4 7432N A Entrada R3 270 3 LED1 0

Figura 22 - Circuito com ambas as chaves abertas.

VCC 5V VCC J1 1 Key = A B J2 R2 1k 2

A Entrada R1 390 R3 0 U1A 4 7432N 0 Key = B 270 3 LED1 0

Figura 23 - Circuito com a chave A aberta e a chave B fechada


VCC 5V VCC J1 1 Key = A B J2 R2 1k 2 Key = B 0 R1 390 0 U1A 4 7432N A Entrada R3 270 3 LED1 0

Figura 24 - Circuito com a chave A aberta e a chave B fechada.

12

VCC 5V VCC J1 1 Key = A B J2 R2 1k 2

A Entrada R1 390 R3 0 U1A 4 7432N 0 Key = B 270 3 LED1 0

Figura 25 - Circuito com ambas as chaves fechadas.

Tabela VI - Tabela Verdade OR.

A Baixo Baixo Alto Alto

B Baixo Alto Baixo Alto

Sada Baixo Alto Alto Alto

3.6.

Concluses parciais.

A implementao de uma porta NAND utilizando-se uma porta AND com um inversor na sada produz a mesma tabela verdade de uma porta NAND. A implementao de uma porta NOR utilizando-se uma porta OR com um inversor na sada produz a mesma tabela verdade de uma porta NOR.

4. Questes para reflexo


1] uma configurao de circuitos integrados na qual possvel a interligao de sinais de sada, porm se faz necessrio a utilizao de um resistor de polarizao, visto que os transistores desta circuito integrado possuem configurao com coletor aberto.

2] Quando uma entrada TTL est flutuante, isto desconectada, no terminal de emissor no flui corrente. Portanto, uma entrada flutuante semelhante a uma entrada em nvel alto (produz a mesma sada) 13

3 ] O teorema foi A.A = A 4 ] O CI 7404 possui somente portas bsicas (NOT 5 ] No haver resposta. 6 ] No ir funcionar. 7 ] caracterstica da famlia TTL uma tenso de alimentao de 5Vcc, sendo para a srie comercial Vcc mnimo de 4,75V e Vcc mximo de 5,25V. Os valores de operao da famlia TTL para utilizao comercial ainda incluem as seguintes caractersticas: VNL = margem de rudo ou imunidade a rudo na entrada de um circuito lgico para nvel lgico 0 (Voltage Noise Low). VNH = margem de rudo ou imunidade a rudo na entrada de um circuito lgico para nvel lgico 1 (Voltage Noise High). VIL = tenso necessria na entrada do circuito para nvel lgico 0 (Voltage Input Low). VIH = tenso necessria na entrada do circuito para nvel lgico 1 (Voltage Input High). VOL = tenso na sada do circuito para nvel lgico 0 (Voltage Output Low). VOH = tenso na sada do circuito para nvel lgico 1 (Voltage Output High).

8]

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

ABC 0 0 0 0 0 0 0 1

A+B+C 0 1 1 1 1 1 1 1

+ + 1 0 0 0 0 0 0 0

1 1 1 1 1 1 1 0

9 ] O tempo de propagao indica o tempo de resposta da sada para um determinado sinal de entrada. O atraso de tempo a soma do atraso de tempo interno de cada dispositivo do circuito integrado. 10 ] Deixar este pino desconectado do sistema.

14

5. Concluso
Conclui-se com esta prtica que o conhecimento de lgebra booleana bem como os recursos para simplificao de equaes lgicas muito til em montagens reais, visto que geram uma economia de equipamentos e materiais na implementao do circuito. O testador lgico um circuito eletrnico simples de um terminal, capaz de identificar com interface visual o sinal lgico de um determinado ponto de circuito, sendo este, um sensor muito til em aplicaes prticas. Outro ponto relevante so os geradores de sinais, que podem ser representados por sistemas NF ou NA, simulando o comportamento de variveis lgicas em campo. So de fundamental importncia o conhecimento e a anlise do datasheet do dispositivo para a utilizao do mesmo, pois este informa os valores limites do circuito integrado, sua relao de entrada e sada nos pinos e descreve as operaes que o circuito capaz de realizar.

15