Universidad Autnoma de Baja California Facultad de ingeniera

Circuitos digitales Profesor Rogelio Ramos Irigoyen Tipos de Flip-Flops

Alberto Linares Serna

Mexicali, B.C. a 4 de Noviembre del 2011

Introduccin
Se dice que una de las ventajas de los dispositivos digitales es la capacidad que estos poseen para almacenar informacin. Actualmente, gran parte de los dispositivos electrnicos poseen una pequea unidad de memoria, desde los relojes despertadores hasta las computadoras que pueden llegar a tener una memoria infinitamente grande. La unidad mas bsica de memoria se le llama flip-flop o multivibrador biestable, los cuales generalmente estn formados por compuertas NAND, NOR y NOT. A continuacin describiremos las caractersticas de los 4 principales tipos de FlipFlops: JK (master-slave), SR (Set-Reset), T (Toggle) y D (Delay).

Desarrollo
Un flip-flop es un operador lgico biestable, es decir, que tiene dos estados estables de funcionamiento. Para pasar de un estado a otro es necesario aplicarle al circuito una o varias seales de mando. Los FFs se consideran elementos de memoria o de almacenamiento, ya que permanecen en el estado correspondiente a la ultima instruccin que se les da, es decir, recuerdan cul fue la ltima instruccin recibida. Las basculas o flip-flops, se caracterizan por admitir dos estados elctricos, ambos estables, razn por la cual pertenecen al grupo de los multivibradores biestables. Para pasar de uno a otro estado se precisa un pulso de tensin, procedente de una fuente de excitacin. Desde el punto de vista de las entradas de informacin, los FFs se clasifican en cuatro grupos: S-R (Set-Reset) T (Toggle) D (Delay) J-K (Master-Slave) Desde el punto de vista de la relacin con el pulso de control (clock pulse), se clasifican en: FF sncronos o sincronizados FF asncronos o no sincronizados En los FFs sncronos los cambios de estado del conjunto del circuito solamente se realizan cuando este recibe en una de sus entradas una seal de cambio estado simultneamente con la recepcin, en otra entrada, de una seal de reloj, el cual es completamente independiente del circuito en cuestin. Los FFs sncronos se subdividen en los siguientes grupos: FF sincronizado sencillo FF sincronizado por flancos ( edge triggered) FF maestro esclavo (master slave)

Los FFs sincronizados sencillos las entradas solo tienen influencia sobre las salidas cuando est presente un pulso de control o reloj. Los sincronizados por flancos son similares a los anteriores, pero el paso de la informacin de las entradas a las salidas se realiza exclusivamente durante la subida o bajada del pulso de control o reloj. Finalmente, los llamados FFs maestro esclavo pueden descomponer internamente en dos sistemas interconectados: el FF principal (maestro) y el FF secundario (esclavo). En un primer tiempo la informacin de las entradas pasa al FF principal y en un segundo pasa al secundario. Estas transiciones pueden estar controladas por la presencia de un pulso de control (reloj) o por la subida o bajada de los pulsos de control. En los FFs asncronos los cambios de estado del conjunto del circuito no estn sincronizados por los pulsos de un reloj; las salidas solamente cambian de estado cuando reciben las seales de mando.

Flip-Flop J-K Es FF se representa de la siguiente manera:

Como puede verse en el smbolo del flip-flop J-K, salidas complementarias Q y Q al igual que el flip-flop R-S. Las caractersticas del flip-flop J-K son las siguientes:

este

posee

dos

1. Cuando J=1 y K=1, al ir la entrada de la terminal de reloj C (clock) de 1 a 0

nada ocurre y el flip-flop J-K retiene el estado que posea anteriormente.

2. Cuando J=1 y K=0, al ir la entrada C de 1 a0 el flip-flop J-K tomar el

estado Q=1 independientemente del estado en el que se encontraba anteriormente.

3. Cuando J=0 y K=1, al ir la entrada C de 1 a 0 el flip-flop J-K tomar el

estado Q=0 independientemente del estado en el que se encontraba anteriormente.

4. Cuando J=0 y K=0, al ir la entrada C de 1 a 0 el flip-flop J-K tomar un

estado opuesto a aqul en el cual se encontraba anteriormente. Esto quiere decir que si antes de la transicin en la terminal C de 1 a 0 el flip-flop J-K se encontraba en el estado Q=1, entonces tomar el estado Q=0 despus de la transicin. Asimismo, si se encontraba en el estado Q=0 antes de la transicin, entonces tomar el estado Q=1 despus de la transicin. Obsrvese que la transicin de 0 a 1 en la terminal C no produce efecto alguno en la salida Q. nicamente la transicin de 1 a 0 es la que puede producir efecto alguno. Puesto que es una cada de 1 a 0 o una transicin negativa la que produce esta accin, este flip-flop J-K es reconocido como uno accionado por una seal de reloj negativa en la terminal de "reloj" (clock). Existen tambin en el mercado flip-flops J-K en los cuales la transicin que produce la accin en la terminal de salida Q es una transicin positiva de 0 a 1 y no la transicin negativa de 1 a 0 (precaucin: aqu no hay voltajes negativos involucrados). Estos flip-flops J-K son conocidos en el mercado como flip-flops accionados por una seal de reloj positiva. Obsrvese cuidadosamente que es nicamente una transicin en la terminal C la que puede producir accin alguna a la salida del flip-flop J-K. Si la entrada en la terminal C permanece constante, cualesquier variacin en las terminales J y K no podr producir efecto alguno en la salida Q del flip-flop J-K. FLIP-FLOPS RS El flip-flop RS es un dispositivo asncrono. No opera en conjuncin con un reloj o dispositivo de temporizacin. El flip-flop RS sncrono opera en conjuncin con un reloj, en otras palabras opera sincronizadamente. Su smbolo lgico se muestra a continuacin. Es igual a un flip-flop RS aadindole una entrada de reloj.

El flip-flop RS sncrono puede implementarse con puertas NAND. En las siguientes ilustraciones vemos primero como se aaden dos puertas NAND al flipflop RS para construir un flip-flop RS sncrono. Las puertas NAND 3 y 4 aaden la caracterstica de sincronismo al cerrojo RS. La tabla de la verdad nos muestra la operacin del flip-flop RS sncrono.

El modo de mantenimiento se describe en la primera lnea de la tabla de la verdad. Cuando un pulso de reloj llega a la entrada CLK (con 0 en las entradas R y S), las salidas no cambian, permanecen igual que antes de la llegada del pulso de reloj. Este modo tambin puede llamarse de "inhabilitacin" del FF. La lnea 2 es el modo de reset. La salida normal Q se borrar cuando un nivel ALTO active la entrada R y un pulso de reloj active la entrada de reloj CLK. Si R=1 y S=0, el FF no se pone a 0 inmediatamente, esperar hasta que el pulso del reloj pase del nivel BAJO al ALTO, y entonces se pone a 0. La lnea 3 de la tabla describe el modo set del flipflop. Un nivel ALTO activa la entrada S (con R=0 y un pulso de reloj en el nivel ALTO), poniendo la salida Q a 1. La lnea 4 de la tabla de verdad es una combinacin "prohibida" todas las entradas estn en 1, no se utiliza porque activa ambas salidas en el nivel ALTO. Modo de operacin Mantenimiento Reset Set Prohibido ENTRADAS S 0 0 1 1 SALIDAS Q Q No cambia 1 1 1 1 0 1

CLK

R 0 1 0 1

Tabla de verdad de un flip-flop SR sncrono

Las formas de ondas, o diagramas de tiempo, se emplean mucho y son bastante tiles para trabajar con flip-flop y circuitos lgicos secunciales. A continuacin mostraremos un diagrama de tiempo del flip-flop RS sncrono. Las 3 lneas superiores representan las seales binarias de reloj, set y reset. Una sola salida Q se muestra en la parte inferior. Comenzando por la izquierda, llega el pulso de reloj 1, pero no tiene efecto en Q porque las entradas R y S estn en el modo de mantenimiento, por tanto, la salida Q permanece a 0. En el punto a del diagrama del tiempo, la entrada de set se activa en el nivel ALTO. Despus de cierto tiempo en el punto b, la salida se pone a 1. Mirar que el flip-flop ha esperado a que el pulso 2 pase del nivel BAJO a ALTO antes de activar la salida Q a 1. El pulso est presente cuando las entradas R y S estn en modo de mantenimiento, y por lo tanto la salida no cambia. En el punto C la entrada de reset se activa con un nivel ALTO. Un instante posterior en el punto d la salida Q se borra se pone a 0, lo cual ocurre durante la transicin del nivel BAJO a ALTO del pulso del reloj. En el punto e est activada la entrada de set, por ello se pone a 1 la salida Q en el punto f del diagrama de tiempos. La entrada S se desactiva y la R se activa antes del pulso 6, lo cual hace que la salida Q vaya al nivel BAJO o a la condicin de reset.

El pulso 7 muestra que la salida Q sigue a las entradas R Y S todo el tiempo que el reloj est en ALTA. En el punto g del diagrama de tiempos, la entrada de set (S) va a nivel ALTO y la salida Q alcanza tambin el nivel ALTO. Despus la entrada S va a nivel BAJO. A continuacin en el punto h, la entrada de reset (R) se activa por un nivel ALTO. Eso hace que la salida Q vaya al estado de reset, o nivel BAJO. La entrada R entonces vuelve al nivel BAJO, y finalmente el pulso de reloj finaliza con la transicin del nivel ALTO al BAJO. Durante el pulso de reloj 7, la salida estuvo en el nivel ALTO y despus en el BAJO. Observar que entre los pulsos 5 y 6 ambas entradas R y S estn a 1. La condicin de ambas entradas R y S en el nivel ALTO, normalmente, se considera un estado prohibido para el flipflop. En este caso es aceptable que R y S estn en el nivel ALTO, porque el pulso de reloj est en el nivel BAJO y el flip-flop no est activado.

Diagrama de pulsos

Flip-Flops D Es el tipo de entrada de reloj que producir un cambio en la salida.

En este caso habr un cambio en el estado del flip-flop tipo D (ver la salida Q) cuando en la entrada de reloj se detecte un nivel positivo. Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato En este caso habr un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte un nivel negativo. Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato.

En este caso habr un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte el momento en que el nivel pase de bajo a alto (flanco ascendente o anterior). Cuando en nivel del reloj cambia de bajo a alto se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato En este caso habr un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte el momento en que el nivel pase de alto a bajo (flanco descendente o posterior). Cuando en nivel del reloj cambia de alto a bajo se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato. Tabla de verdad del flip-flop tipo D

Diagrama temporal del flip-flop tipo D

Flip-Flops T El flip-flop T se obtiene del tipo JK cuando las entradas J y K se conectan para proporcionar una entrada nica designada por T. El flip-flop T, por lo tanto, tiene slo dos condiciones. Cuando T = 0 (J = K = 0) una transicin de reloj no cambia el estado del flip-flop. Cuando T = 1 (J = K = 1) una transicin de reloj complementa el estado del flip-flop. Su unidad bsica se dibuja a continuacin que, como acta por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop T activado por nivel (FF-T-AN). Cuando no se especifica este detalle es del tipo Flip-Flop T maestro-esclavo (FFT-ME). Su ecuacin y tabla de funcionamiento son Q=Tq

A partir del FF-RS-AN puede disearse este FF-T-AN siguiendo los pasos mostrados anteriormente, pero no tiene sentido ya que al ser activado por nivel no tiene utilidad.

Conclusin
El flip-flop es la unidad ms pequea de memoria, es capaz de almacenar un bit. Estos necesitan de una fuente externa de excitacin, es decir, un reloj, que es el que le indica al FF el tiempo que retendr la informacin. Existen dos tipos de FF, los sncronos, que son aquello que dependen de un circuito externo (reloj) para su funcionamiento y los asncronos los cuales dependen de una fuente de mando para su funcionamiento. Los cuatro principales tipos de FFs son los siguientes: JK: este se constituye bsicamente de dos FFs interconectados (principal y secundario), en el cual la informacin de salida es controlada por el FF principal. SR: este FF se utiliza para fijar un valor, ya sea el valor de Set (1logico) o el de Reset (0 lgico). D: te permite obtener informacin con una cierto retraso de tiempo, es decir, si en la entrada introduces un 1 lgico la salida tambin generara un 1 lgico pero saldr un tiempo despus.

T: te permite dividir la frecuencia de la seal entrante en dos, es decir este tipo de FF se le conoce como divisor de frecuencia.

Bibliografa

Electrnica digital fcil, Francisco Vasallo, Editorial Alfa omega, 1er edicin, Paginas 251-253

http://logica-digital.blogspot.com/2007/11/el-flip-flop-j-k-contadores.html http://ladelec.com/teoria/electronica-digital/193-flip-flop-flip-flop-rs http://www.unicrom.com/dig_FF_D_disparo_tabla_verdad_diagrama_tempo ral.asp http://www.monografias.com/trabajos14/flipflop/flipflop.shtml