Sie sind auf Seite 1von 15

ndice

1. Objetivos.................................................................................................................................02 2. Introduo terica...................................................................................................................02 3. Datasheet................................................................................................................................05 4. Desenvolvimento.....................................................................................................................06 4.1. Montagem de um circuito com Flip-Flop tipo D ........................................................06 4.2. Teste do Set-up..........................................................................................................05 4.3. Circuito 3....................................................................................................................07 4.4. Montagem de um Circuito com flip-flop tipo JK........................................................09 4.5. Montagem do circuito 5.............................................................................................10 4.6 Diagrama de tempo do circuito 5................................................................................11 5. Concluso................................................................................................................................14 6. Bibliografia..............................................................................................................................15

1. Objetivos:
Familiarizao com os circuitos digitais sequenciais; Familiarizao com o princpio de funcionamento dos Flips-flops; Montar um contador binrio utilizando os conceitos dos Flips-flops;

2. Introduo:
DISPOSITIVOS SEQUENCIAIS
Os sistemas digitais dividem-se em duas classes: sistemas combinacionais e sistemas sequenciais. Nos sistemas combinacionais, uma sada no tempo t depende somente da entrada no tempo t. Neste caso, o sistema no tem memria porque a sada no depende de entradas prvias. Portanto, a sada dependente, nica e exclusivamente, das variveis de entrada. Nos sistemas sequenciais, uma sada no tempo t depende da entrada no tempo t e, possivelmente, tambm depende da entrada no tempo anterior a t. A sada dependente das variveis de entrada e/ou de seus estados anteriores armazenados.

Figura 2.1 - Diagrama de blocos de um circuito sequencial.

Os circuitos sequenciais podem ser divididos em dois tipos, conforme o comportamento temporal dos seus sinais: sncronos e assncronos. O comportamento de um circuito sequencial assncrono depende da ordem segundo a qual as entradas mudam e o estado do circuito pode se alterar a qualquer tempo, como consequncia de uma mudana de suas entradas. Os elementos de memria utilizados nos circuitos sequenciais assncronos apresentam uma capacidade de armazenamento que est associada diretamente ao atraso de propagao dos circuitos que os compem. Nos circuitos sequenciais assncronos, os elementos de memria so compostos por portas lgicas que proveem um atraso de propagao com valor adequado para o funcionamento do circuito. Ento, um circuito sequencial assncrono pode ser visto como um circuito combinacional com realimentao. Um circuito sequencial sncrono utiliza um sinal especial denominado de relgio (clock, em ingls) o qual tem a funo de cadenciar uma eventual troca de estado. Num circuito sequencial sncrono, o sinal de clock determina quando os elementos de memria iro mostrar 2

os valores nas suas entradas. Os elementos de memria utilizados nos circuitos sequenciais sncronos so denominados flip-flops. Um flip-flop um circuito digital que possui duas entradas e duas sadas e capaz de armazenar um bit de informao. As duas entradas no so intercambiveis: uma reservada ao sinal de controle (clock) e a outra recebe o dado (bit) a ser armazenado. As sadas correspondem ao dado (bit) armazenado e ao seu complemento. O sinal de clock determina o instante em que o flip-flop mostra o valor do dado, podendo corresponder a uma borda de subida ou a uma borda de descida, dependendo de como o flip-flop constitudo. Desde que devidamente alimentado com energia, um flip-flop pode manter indefinidamente um estado, at que os sinais de entrada assumam uma configurao tal que o faam mudar de estado. Os vrios flip-flops existentes se diferenciam pelo nmero de entradas que possuem e na maneira pela qual tais entradas afetam o estado em que o flip-flop se encontra. Os tipos mais bsicos de flip-flops so denominados latches. Os latches operam por nveis dos sinais de entrada (diz-se que so sensveis a nvel) e servem como base na construo dos flip-flops mais sofisticados. Apesar de serem capazes de armazenar informao binria, os latches so pouco utilizados na construo de circuitos sequenciais sncronos por serem menos prticos do que os flip-flops. Dependendo de sua construo, um flip-flop pode ser disparado pela transio de subida ou pela transio de descida do sinal de controle. Diz-se ento, que flip-flops so disparados pela borda (ascendente ou descendente, conforme for o caso), enquanto que latches so sensveis ao nvel lgico (alto ou baixo, conforme for o caso).

Flips-Flop tipo D e JK
Um flip-flop disparado pela borda ignora o sinal de controle enquanto este se encontra estvel num dos dois nveis lgicos. Porm, quando o sinal de controle passa por uma transio, o flip-flop disparado pela borda fica ativado por um breve instante durante o qual as entradas podem (ou no) determinar a troca de seu estado. Dependendo da maneira como construdo, o flip-flop ser disparado ou somente pela borda ascendente ou somente pela borda descendente. Um flip-flop disparado pela borda ascendente ativado apenas no instante em que o sinal de controle passa pela borda ascendente. Nesse instante, o flip-flop mostra os sinais das entradas (D ou J e K), podendo mudar de estado conforme o valor destas entradas. Entre duas bordas ascendentes consecutivas, o flip-flop mantm o estado anterior. J um flip-flop disparado pela borda descendente ativado apenas no instante em que o sinal de controle passa pela borda descendente. Nesse instante, o flip-flop amostra os sinais das entradas (D ou J e K), podendo mudar de estado conforme o valor destas entradas. Entre duas bordas descendentes consecutivas, o flip-flop mantm o estado anterior.

Figura 2.2 - Smbolo do flip-flop D disparado pela borda ascendente e descendente.

A tabela de transio de um flip-flop D disparado pela borda ascendente ou borda descendente mostrada a seguir.

Tabela 2.1 - Tabela de transio de estados para o flip-flop D disparado pela borda ascendente ou borda descendente.

Nas tabelas acima, o smbolo indica que a ativao do flip-flop instantnea e s ocorre durante as bordas ascendentes do sinal de controle C. J o smbolo indica que a ativao do flip-flop instantnea e s ocorre durante as bordas descendentes do sinal de controle C. Por outro lado, entre duas bordas ascendentes consecutivas ou duas bordas descendentes consecutivas do sinal de controle, o flip-flop mantm o estado anteriormente armazenado. O tringulo colocado na entrada de controle C indica que a ativao se d pela borda ascendente ou descendente (e no pelo nvel lgico, como ocorre no latch D). Alm do flip-flop D existe tambm o flip-flop JK. Seu funcionamento assemelha-se ao do latch RS, exceto que a combinao de entradas (J=1;K=1) no leva a um estado proibido, mas sim complementao do estado anterior. Da mesma forma que o flip-flop D, esse flipflop ativado instantaneamente durante a passagem de uma borda ascendente do sinal de controle ou por uma borda descendente do sinal de controle. Entre duas bordas ascendentes ou descendentes consecutivas, o flip-flop mantm o estado anterior.

Figura 2.3 - Smbolo do flip-flop JK disparado pela borda ascendente ou pela borda descendente.

A tabela de transio de um flip-flop JK disparado pela borda ascendente ou borda descendente mostrada a seguir.

Tabela 2.3 - Tabela de transio de estados para o flip-flop JK disparado pela borda Ascendente e pela borda descendente.

3. Datasheet:
Os C.Is utilizados nessa prtica foram: 74LS74

Fig. 1: Datasheet 74LS74

74LS76

Fig. 2: Datasheet 74LS76

4. Desenvolvimento:
4.1. Montagem de um circuito com Flip-Flop tipo D (74LS74)

Nessa prtica, o circuito conforme a figura 1 acima foi montado no mdulo e em seguida houve o preenchimento da Tabela Verdade para esse circuito. Todas as entradas sncronas e assncronas foram ligadas em chaves do mdulo didtico. 3.1.1 Tabela Verdade D 0 1 0 1 0 1 0 1 0 1 0 1 PRESET 0 0 0 0 1 1 1 1 1 1 1 1 CLEAR 0 0 1 1 0 0 1 1 1 1 1 1 CLOCK

Q 1 1 1 1 0 0 0 1 0 1 0 1

1 1 0 0 1 1 1 0 1 0 1 0

4.1.2 Resultados O smbolo no estado do clock significa que a ativao do flip-flop s ocorre durante as bordas ascendentes do sinal. No caso do circuito 74LS74, a borda ativa positiva. Assim, quando o sinal do clock sobe de 0 para 1, o circuito detector de borda interno do CI vai perceber o sinal do clock e o flip-flop vai levar em conta a entrada de controle D. Isso o funcionamento de um flip-flop de entradas sncronas,ou seja, que dependem do sinal do clock. J o circuito montado nesse procedimento um flip-flop tipo D com entradas assncronas, PRESET e CLEAR. Essas entradas controlam diretamente o sinal de sada em Q, independente de todas as entradas sncronas. De acordo com a tabela verdade, nota-se que quando PRESET = 0 e CLEAR = 1 , a sada Q ser sempre 1, independente de D. Note que as entradas PRESET e CLEAR so ativas-baixas. Desse modo, desejado presetar, necessrio que seu sinal seja 0. O comportamento assncrono do CLEAR anlogo ao do PRESET. Quando 6

a entrada CLEAR = 0 e PRESET = 1, a sada Q ser sempre 0 independente do sinal de D. Existe uma indeterminao ao habilitar tanto o PRESET e o CLEAR (CLEAR = PRESET = 0). Nesse caso, o sinal de Q igual ao de , sendo ambos iguais a 1. A entrada D tambm no afeta as sadas nesse estado. Quando ambas as entradas CLEAR e PRESET estiverem desativadas ( CLEAR = PRESET = 1), a sada Q ser igual ao sinal de D quando ocorre uma borda ativa do sinal de clock. Enquanto no houver outra borda ativa, a sada Q ser mantida independente de D.

4.2. Teste do Set-up Com o auxlio do datasheet do CI 74LS74 foi montado o circuito da figura abaixo e em seguida foi feito a tabela verdade desse circuito.

4.2.1 Tabela Verdade D=CLK C 0 0 1 CLR B 0 1 1 Q L1 0 0 0 Q L0 1 1 1

4.2.2 Resultados O circuito acima tambm um flip-flop do tipo D, assim, quando h uma borda ativa no sinal de clock, a sada Q ser igual entrada D (C, na tabela). Porm necessrio obedecer a um tempo de mudana de sinal de baixo para alto, chamado tempo de set-up. Durante esse tempo, no pode haver nenhuma mudana de estado de outro sinal, caso contrrio este no ser percebido. Por exemplo, no circuito acima, o sinal de C que vai ao clock e entrada D faz ambas as entradas captarem o sinal ao mesmo tempo, ou seja, o tempo de set-up no obedecido. Por isso, mesmo que o CLEAR esteja em 1 (desabilitado), e o D esteja em 1, no foi captada uma borda ativa no sinal de clock, ou seja, o flip-flop no compreendeu o sinal e sua sada Q permaneceu 0.

4.3. Circuito 3 4.3.1 Promover as modificaes abaixo no circuito da figura 3.

Aps feitas as modificaes do circuito acima em seguida fez-se a tabela verdade desse circuito. 4.3.2 Tabela Verdade.

D=CLK C 0 0 1

CLR B 0 1 1

Q L1 0 0 1

Q L0 1 1 0

4.3.3

Resultados

O circuito acima diverge do outro circuito mostrado anteriormente, pois este agora possui 6 entradas NOT. Como um nmero par de entradas inversoras, o sinal de sada no fim da ultima porta NOT ser igual ao sinal de entrada, no afetando a lgica que se quer analisar. Veja que, nesse caso, quando C = 1, a sada Q ficou igual entrada D. A principal diferena deste circuito em relao ao circuito anterior que neste a presena das 6 portas NOT atrasa o sinal tempo suficiente para que o tempo de set-up do flip-flop seja obedecido. As entradas NOT atrasam o sinal de C que vai ao clock, ou seja, quando o sinal de C chega entrada D, um determinado tempo se passa at que o mesmo sinal chegue ao clock, satisfazendo o tempo de set-up do flip-flop de modo que ambas as entradas sejam captadas. Assim, se detecta a tempo uma borda de subida, fazendo com que o sinal de Q seja igual ao sinal de D.

4.4. Montagem de um Circuito com flip-flop tipo JK

4.4.1 Tabela verdade J 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 K 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 PRESET 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 CLEAR 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 CLOCK


Q 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0

Q 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 1

4.4.2 Resultados O circuito acima funciona da seguinte maneira: Assim que a entrada Preset for ativa (nvel 0) e a Clear inativa (nvel 1), a sada Q ser nvel 1, no importando as outras entradas. Quando a entrada Preset for inativa (nvel 1) e a Clear ativa (nvel 0), a sada Q ser nvel 0, no importando as outras entradas. Quando as entradas Preset e Clear ambas forem nvel 1 (inativas), tem-se: Q=1 se J=1 e K=0; Q=0 se J=0 e K=1; Q=0 se J=K=0; e Q=0 se J=K=1. Observou-se que quando as entradas Preset e Clear esto ambas ativas (nvel 0) haver um condio indesejada (Q=Q=1, para quaisquer J e K). Isso ocorre porque as entradas Preset e Clear jamais podem estar ativas ao mesmo tempo.

4.5. Montagem do circuito 5 utilizando somente flips-flops do tipo JK.

4.6. Com base na montagem feita na figura 5, preencha o diagrama de tempo da figura abaixo e explique detalhadamente o circuito implementado.

a. O que ele ?
Ele um divisor de frequncia. Mas tambm pode ser interpretado como um contador de 3 bits.

b. Como funciona?
Cada flip-flop J-K tem suas entradas em nvel lgico 1, isso faz com que ele comute sempre que o sinal de Clock for do nvel lgico alto para nvel baixo. O flip-flop Q0 comuta exatamente na borda de descida de cada pulso. Por esse motivo o flip-flop Q0 possui frequncia igual metade da frequncia de clock. J o flip-flop Q1 comuta de estado sempre que Q0 est em uma borda de descida. Isso faz como que o flip-flop Q1 tenha metade da frequncia de Q0. O flip-flop Q2 comuta de estado sempre que Q1 est em uma borda de descida. Isso faz como que o flip-flop Q2 tenha metade da frequncia de Q1.

10

c. Quais as suas funes?


Essa configurao flip-flop J-K funciona como um divisor de frequncia. Se existissem N flip-flops seguindo o padro do circuito 5, o seu funcionamento ser anlogo ao explicado no item (b). A distribuio de frequncias pode ser definida como:

f SADA,Pr ximo

f SADA, Anterior 2

E a frequncia de sada do ensimo flip-flop :

f SADA(n)

fCLOCK 2n

Como se ver, este circuito pode ser utilizado como um divisor de frequncia, de modo que pode-se obter uma frequncia desejada, a partir de uma frequncia inicial maior que ela. Alm disso, o circuito pode ser utilizado como um contador progressivo de 3 bits (0 a 7), se considerarmos as sadas Q0, Q1 e Q2 (sendo Q0 o LSB e Q2 o MSB). E tambm como um contador regressivo (7 a 0), se considerarmos as sadas Q0, Q1 e Q2 (sendo Q0 o LSB e Q2 o MSB).

d. Cite pelo menos 2 exemplos de onde esse tipo de circuito pode ser usado.
O circuito pode ser utilizado como um contador progressivo de 3 bits (0 a 7), se considerarmos as sadas Q0, Q1 e Q2 (sendo Q0 o LSB e Q2 o MSB). E tambm como um contador regressivo (7 a 0), se considerarmos as sadas Q0, Q1 e Q2 (sendo Q0 o LSB e Q2 o MSB).

11

3.7.Utilizando o Quartus II simule o circuito da figura 5 e mostre as respectivas formas de ondas.

Simulao no QUARTUS II do circuito da figura 5.

Formas de onda

O cascateamento de 3 flip-flops J-K tal qual o circuito 5 gera uma sada que pode ser interpretada como um contador binrio de 3 bits. A anlise das formas de onda de NQ0, NQ1,

12

NQ2 respectivamente mostra um contador regressivo, e a anlise de Q0, Q1 e Q2 mostra um contador progressivo, observe: Como pode ser visto, a simulao para o circuito 5 obtida no software Quartus II condiz com a anlise terica feita, e tambm com os dados obtidos experimentalmente. Demonstrando assim, suas funes como divisor de frequncia e como contador (progressivo e regressivo).

Contador Regressivo (O dgito mais significativo NQ2).

Contador Progressivo de 3 bits ( O dgito mais significativo Q2)

13

5. Concluso
Novamente o software QUARTUS II se mostrou um excelente simulador de circuitos lgicos, pois atravs dele foi possvel simular os circuitos propostos e ver-se se os resultados condiziam ou no com a realidade observada na prtica. Isso torna evidente a indispensabilidade de um programa de simulao de circuitos em uma montagem no mdulo didtico. Para a montagem de circuito na protoboard imprescindvel sempre estar atento aos C.I.s utilizados, sempre tendo em mos o seu Datasheet para auxiliar a montagem. A teoria prvia foi indispensvel na compreenso do funcionamento de todos os projetos realizados na prtica assim como na compreenso no fenmeno de atraso encontrado nesta prtica importante salientar nessa prtica que os sistemas sequenciais que foram usados, os flips-flops tipo D e JK tm uma sada que dependente das variveis de entrada e/ou de seus estados anteriores armazenados. Pode-se verificar na prtica as diferenas entre os circuitos asscronos e sncronos, onde o primeiro comporta-se como um circuito combinacinal com realimentao e j o segundo possui um sinal de clock que determinar em quando o sinal de memria ser mostrado. Aprendeu-se tambm as diferenas entre os flips flops tipo D e o do tipo JK , a importncia do set-up e principalmente se aprendeu como se utilizar flips-flops para se construir um circuito contador.

14

6. Bibliografia
Livros: TOCCI R. J.,WIDMER N. S., MOSS G. L. Sistemas Digitais Princpios e aplicaes. 11 Edio 2011 So Paulo. Internet: Disponvel em < http://www.datasheetcatalog.org/datasheets/90/82040_DS.pdf>, acessado em 20 de maio de 2012. Disponvel em < http://www.dcc.ufrj.br/~gabriel/circlog/FlipFlop.pdf>, acessado em 20 de maio de 2012. Disponvel em < http://www.vision.ime.usp.br/~nina/cursos/mac03292007/sequencial.pdf >, acessado em 20 de maio de 2012. Disponvel em < http://www.inf.ufsc.br/~guntzel/isd/isd4.pdf>, acessado em 20 de maio de 2012.

15