Direccin General de Educacin Superior Tecnolgica

Instituto Tecnolgico de Tijuana

Ingeniera Electrnica

Electrnica Digital 1

Practica 5

Integrantes: Cortez Mndez Andrs

TIJUANA BC A 13 DE DICIEMBRE DE 2011

ndice
Introduccin ........................................................................................................................................ 3 Objetivo ............................................................................................................................................... 3 Marco Terico ..................................................................................................................................... 4 Material y Equipo utilizado ................................................................................................................. 6 Desarrollo ............................................................................................................................................ 7 Resultados y Conclusiones .................................................................................................................. 8

Introduccion
En esta practica se muestra un registro de desplazamiento que consistente en una serie de biestables, generalmente de tipo D, conectados en cascada de forma sncrona con la misma seal de reloj. Segn las conexiones entre los biestables, se tiene un desplazamiento a la izquierda o a la derecha de la informacin almacenada. Es de sealar que un desplazamiento a la izquierda de un conjunto de bits, multiplica por 2, mientras que uno a la derecha, divide entre 2. Existen registros de desplazamiento bidireccionales, que pueden funcionar en ambos sentidos. Los registros universales, adems de bidireccionales permiten la carga en paralelo

Objetivo
Entender y aplicar los flip-flops en el diseo digital

Marco Teorico
Flip-Flop. Un circuito Flip-Flop puede mantener un estado en forma indefinida (en cuanto se suministre potencia al circuito) hasta que recibe la direccin de una seal de entrada para cambiar de estado. La diferencia principal entre los diversos Flip-Flop est en el nmero de entradas que poseen y la manera en la cual las entradas afectan el estado binario. Las clulas elementales de memoria de los circuitos secuenciales se denominan biestables o FlipFlop. Se caracterizan por ser capaces de adoptar 2 estados estables, que se corresponden a los estados lgicos 0 y 1 que perduran en el tiempo de modo indefinido, aunque haya desaparecido la excitacin que los origin. Es decir son capaces de guardar un bit de informacin. A las seales de control de los biestables se les llama CK (Clock). Estas seales son generalmente peridicas (aunque pueden no serlo) y gobiernan la transicin de un estado a otro. Son seales de sincronismo que miden el tiempo del circuito. La sincronizacin es la tcnica principal para hacer revolucionar un circuito secuencial, podemos aadir dos entradas asncronas de reset CLR y set PRE. El objetivo de estas seales, es que al tener estos dispositivos informacin almacenada que en un momento puede ser desconocida, se hace necesario el poderlos iniciarlos a un valor conocido. As con la seal CLEAR ponemos a 0 la salida y con la seal PRE a 1. Flip-Flop D El FF d recibe esta denominacin debido a su capacidad de transferir datos en el FF. En forma bsica es un FF SR con un inversor en la entrada R, El inversor agregado reduce el nmero de entradas de dos a uno. La operacin de entrada del FF D es mucho ms simple. Slo posee una entrada adems de la del reloj. Se le denomina data y es muy til cuando queremos almacenar un dato de un bit (0o1). Si hay un 1 en la entrada D cuando se aplica en pulso de reloj la salida Q toma el valor de 1 (SET) y lo almacena. Si hay un 0 en la entrada D, cuando se aplica el pulso del reloj la salida toma el valor de 0 (RESET) y lo almacena. A continuacin se muestra la tabla de verdad del FF D.

A continuacin se muestra el diagrama de configuracin

Material y Equipo utilizado

Desarrollo
A continuacin se presenta la simulacin del circuito. Como se puede apreciar cuando se ingresa un dato en el Primer FF-D se transmite al siguiente cuando el CLOCK habilita al segundo para poder ingresar el dato que le envo el FF anterior a l y as sucesivamente hasta terminar con los cuatro FF conectados. Tambin se puede observar en el diagrama que las salidas de los 4 flip flops D se conectan directamente al multiplexor el cual a su ves esta conectado el decodificador y luego al display La conexin ms detallada se puede verificar en los datasheet

VCC 5V

VCC 5V
2 1D1

U1 U2A
1Q1 ~1Q1 3 13 1D2 1EN1 1Q2 ~1Q2 16 1 15 14 2 5 11 14 3 6 10 13 1 15 1A 2A 3A 4A 1B 2B 3B 4B ~A/B ~G 1Y 2Y 3Y 4Y 4 7 9 12

VCC 5V U3
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14
CA

J1

J2

U7
A B C D E F G

7475N U4A
2 1D1 1Q1 ~1Q1 3 13 1D2 1EN1 1Q2 ~1Q2 16 1 15 14

74157N

VCC 5V

7447N

VCC J4 5V

7475N

Key = Space

U5A
2 1D1 1Q1 ~1Q1 3 13 1D2 1EN1 1Q2 ~1Q2 16 1 15 14

7475N U6A
2 1D1 1Q1 ~1Q1 3 13 1D2 1EN1 1Q2 ~1Q2 16 1 15 14

VCC 5V

7475N

Resultados y Conclusiones
El objetivo de la prctica fue alcanzado, porque se pudo observar el registro de corrimientos de los FF-D con la ayuda de datasheet de los dispositivos que se utilizaron.

Bibliografa
http://www.datasheetcatalog.org/datasheets/270/245551_DS.pdf http://www.datasheetcatalog.org/datasheets/120/236599_DS.pdf http://www.ti.com/lit/ds/sdls111/sdls111.pdf