Sie sind auf Seite 1von 46

2011

en kompetent vermitte Wiss


Programmable Logic Competence Center GmbH Hugstmattweg 30 79112 Freiburg-Opfingen Telefon 0 76 64 91313-0 Telefax 0 76 64 91313-99 e-mail: info@plc2.de Internet: www.plc2.de

lt!

WOR KSH O P- & SEMI NA RP R OG R A M M 2 0 1 1

PLC2 Training Guide


HDL for Verification
Advanced VHDL Verification Expert VHDL Einfhrung in Assertion Based Verification Advanced Synthesis with XST

HDL for Synthesis


Compact VHDL Professional VHDL Compact Verilog Essential PlanAhead ChipScope

START
Teilnahme optional

Easy Start FPGA

Teilnahme notwendig Teilnahme empfohlen

FPGA Schaltungstechnik
Compact FPGA Schaltungstechnik Professional FPGA Schaltungstechnik

FPGA Technology
Professional FPGA Compact FPGA Virtex Series Compact FPGA Spartan Series FPGA Configuration

Advanced FPGA Design


Design Constraints
Timing Constraints Designing for Performance

Connectivity Design
Easy Start Connectivity High Speed Memory Interfacing Designing with Multi Gigabit Serial I/O

DSP Design
Easy Start DSP

Embedded Design
Embedded Systems Design
Embedded Systems Design Professional Embedded Systems Design

DSP Implementation Techniques


DSP Implementation Techniques Professional DSP

PCI
Advanced PlanAhead Designing a PCI System Professional PCI Signal Integrity FPGA Board Design

PCI Express
Designing with PCI Express Professional PCI Express Designing with Ethernet MAC Controller

DSP Design using System Generator


DSP Design using System Generator Expert DSP Design using System Generator

Embedded Linux on MicroBlaze Processor Embedded Open-Source Linux Development

Easy Start Embedded

Advanced FPGA Implementation


Advanced FPGA Implementation Expert FPGA

Embedded Systems Software Design

Partial Reconfiguration

Designing a PCI-X System

Advanced Embedded Systems Design

PROGRAMMABLE LOGIC COMPETENCE CENTER


Die im letzten Jahr vorgestellten Technologien Virtex6/Spar tan6 haben sich in der Industrie schon weitgehend etabliert. Die im Jahr 2011 verfgbar werdenden Technologien setzen einen ganz neuen Mastab in der FPGA Technologie und durchbre chen das Moores Law. So wird beispielsweise die neue Virtex7 FPGA Generation im 28 nm Prozess gefertigt werden mit bis jetzt unerreichten Komplexitten von bis zu 2 Millionen Logic Cells. Und das ist nur eine von den neuen angekndigten Tech nologien. Die effiziente Nutzung dieser neuen Architekturen fr alle Sparten der FPGA Entwicklung, wie DSP, Embedded oder Connectivity, ist daher nach wie vor fr den wirtschaftlichen Erfolg eines Unternehmens entscheidend. Kompetent vermitteltes Wissen aus erster Hand ist fr den er folgreichen Einsatz neuer Technologien heute wichtiger den je. Nur gut ausgebildete Mitarbeiter knnen die an sie gestellten Anforderungen in der dafr vorgesehenen Zeit auch bewltigen. Wie jedes Jahr haben wir Ihnen auch fr 2011 ein aktuelles und umfassendes Weiterbildungsangebot zusammengestellt. Um unsere Kunden noch wirkungsvoller bei ihrer Weiterbildung zu untersttzen, bieten wir spezielle FPGA Evaluierungsboards des Herstellers Digilent. Unseren Schulungsteilnehmern steht damit die Mglichkeit offen, ein auf ihre Bedrfnisse hin zu geschnittenes Paket aus Workshops und Boards zu schnren. Dieses Angebot richtet sich insbesondere an FPGA Neueinstei ger, die das in einem Workshop erworbene Wissen direkt in Hardware umsetzen mchten. Identische Boards werden auch zur Implementierung der in den Workshops behandelten Beispiele verwendet. Das in einem Workshop erworbene theore tische Wissen kann dann anschlieend im Unternehmen mit einem solchen FPGA Evaluation Board unmittelbar in der Praxis umgesetzt werden. 2011 steht im Zeichen der neuen Virtex7, Kintex7 und Artix7 Technologien. Daher haben wir neben den altbewhrten Semi naren, Workshops und PowerWorkshops die Schulungsthemen umfassend aktualisiert und zustzliche neue Inhalte mit in unser Schulungsprogramm aufgenommen. Doch mssen die FPGA Entwickler nicht nur in den HighEnd Anwendungen wie Embedded Design oder DSP geschult wer den. Immer mehr Ingenieure aus dem Bereich der Informatik oder artverwandten Sparten bentigen FPGA Wissen. Oftmals sind jedoch die dazu notwendigen Voraussetzungen nicht gege ben. Daher haben wir uns mit der Easy Start Reihe fr dieses Jahr etwas Besonderes einfallen lassen. Um gerade die Neulinge unter den FPGA Anwendern gezielt beim Einsatz der FPGA Technik untersttzen zu knnen, wurden mit der Easy Start Reihe vier be sonders praxisorientierte zweitgige Workshops ins Leben geru fen. Dabei haben die Teilnehmer die Mglichkeit unter sach kundiger und professioneller Anleitung eigene FPGA Projekte zu realisieren und damit die ersten Schritte in Richtung selbstn diger Entwicklung komplexer FPGAs zu gehen. Der Schwer punkt dieser Reihe ist eindeutig die praktische Arbeit mit mo dernen FPGAs und weniger die Theorie. Daneben haben wir im Bereich Methodik neben dem bereits be kannten PowerWorkshop FPGA Schaltungstechnik den Plan Ahead Workshop weiter ausgebaut und umfassend erweitert. Neu hinzu gekommen ist der zweitgige Workshop Partial Re configuration. Im Bereich Technologie ist das bereits bestehende Schulungsange bot auf die neuen XILINX FPGAs aktualisiert worden. Im Bereich Applikationen finden sie wie gewohnt die altbewhr ten Schulungen aus den Bereichen Embedded Design, DSP Design, Signal Integrity, Embedded OpenSource Linux De velopment und PCI/PCI Express. Wie aus den vorangegangenen Jahren gewohnt, knnen Sie auch 2011 ihre ganz speziellen Schulungen zusammenstellen. Um auf Ihre spezifischen Bedrfnisse optimal eingehen zu knnen ist unser komplettes Schulungsangebot rund um XILINX FPGAs in einzelne berschaubare Module gegliedert, die in beliebiger Zusammenstellung zu einer auf ihre Bedrfnisse hin zugeschnit tenen InHouse Schulung kombiniert werden knnen. Traditionsgem wurde die Zusammenarbeit mit unseren Kooperationspartnern kontinuierlich weiter ausgebaut und das Angebot an eintgigen, fr die Teilnehmer kostenlosen, Seminaren an aktuelle Themen angepasst. Das Design und Trainingszentrum PLC2 GmbH ist Koopera tionspartner fhrender Technologie und Werkzeuganbieter und ist seit mehr als 20 Jahren auf die XILINX Technologie spe zialisiert. Hier bieten wir ein breit gefchertes Angebot an Workshops, Seminaren und PowerWorkshops an, in deren Ver lauf die Anwender geschult und informiert werden, wie moder ne programmierbare Bausteine optimal entwickelt, verifiziert, implementiert und eingesetzt werden knnen.

Inhalt

lt! tent vermitte e Wissen komp

Einleitung

Seite Seite Seite Seite Seite Seite Seite Seite Seite Seite Seite Seite Seite Seite Seite

Ihre Vorteile Anfahrtsskizze Kontakt Unser Dienstleistungsangebot PLC2 InHouse Modulbersicht Easy Start Reihe Ausbildungsschwerpunkt Methodik Ausbildungsschwerpunkt Technologie Anmeldeformular Ausbildungsschwerpunkt Applikationen Seminare Evaluation Boards Allgemeine Geschftsbedingungen Terminbersicht 2011

4 5 6 7 8 10 13 19 35 44 49 71 75 83 84

Inserate unserer Partner finden Sie auf den Seiten 12, 18, 34, 48, 5657, 70 und 88
Eugen Krassin

www 2 plc2.de

www 3 plc2.de

Unser Leistungsspektrum
PLC2 ist ein autorisiertes XILINX Design und Trainingszentrum und auf die Entwicklung, Ausbildung und Beratung im Einsatzbereich der XILINX FPGAs und CPLDs spezialisiert. Wir bieten im Bereich Aus und Weiterbil dung ein breites Angebot an Workshops und Seminaren, wie auch ganz speziell auf den Kun den zugeschnittene InHouse Schulungen. In formieren Sie sich im weiteren Verlauf unseres Programmheftes oder auf unserer Homepage unter www.plc2.de eingehend ber die Mglichkeiten und Inhalte, um Ihr Wissen vorausschauend zu ge stalten. n Wer sollte am Kurs teilnehmen? Alle Entwickler, die digitale Schaltungen entwickeln sollen. Wir bieten neben unseren XILINXspezifischen Workshops auch Kurse fr Anwender, in deren Unternehmen andere Techno logien zum Einsatz kommen. Die Teilnahme an den Workshops ist der schnellste und effizienteste Weg die Funktionsweise und Entwicklung der FPGAs und CPLDs zu erlernen. Beispiele und bungen ermglichen es Ihnen Ihr Design schnell und effi zient in einem LogikBaustein, unter anderem von XILINX, zu implementieren und zu verifizieren. Die Workshops werden nicht nur regelmig in verschiedenen Stdten in Deutschland angeboten, sondern knnen sogar vor Ort in Ihrer Firma ge halten werden. Nicht nur die Entwickler, sondern auch die Ingenieure und Verantwortlichen aus den Bereichen Fertigung und Qualittssicherung sowie ProduktMarketing knnen den Kurs besuchen, um die vielfltigen Einsatzbereiche der XILINX Pro dukte zu verstehen. n Was Sie lernen werden? Sie werden nicht nur die neuesten XILINX Produkte kennen lernen, sondern auch die entsprechenden, optimalen Vorgehensweisen bei der Entwicklung der Bausteine. Sie werden lernen, welche leistungsfhigen Ein gabewerkzeuge fr die Beschreibung einer spezi ellen Funktion zur Verfgung stehen und wie Ihre Entwicklung implementiert und verifiziert werden kann. Sie werden lernen, wie die Werkzeuge einge setzt werden knnen, um Entwicklungsprozesse zu automatisieren oder wie diese Werkzeuge verwen det werden knnen, um die Implementierung zu optimieren. n Voraussetzungen Je nach Workshop sind unterschiedliche Vorausset zungen erforderlich. Rufen Sie uns an, wir beraten Sie gerne. Auf alle Flle sollten Grundkenntnisse im Umgang mit dem PC vorhanden sein und der Teilnehmer sollte Erfahrung in der Entwicklung digitaler Schaltungen haben. Erste Erfahrung mit dem Ent wicklungssystem ist von Vorteil, aber nicht Voraus setzung.

Ihre Vorteile
Weniger Designiterationen durch VHDL Bei der Anwendung der am meisten geeigneten Designmethoden und Vorgehensweisen werden Sie die Zeit fr die Implementierung und Verifizierung des Bausteins minimieren. Die HardwareBeschrei bungssprache VHDL bietet hierfr die besten Voraussetzungen komplexe Schaltungen effizient zu beschreiben. Sollten doch Designnderungen notwendig sein, werden Sie lernen wie Sie diese nderungen sicher und schnell in den Baustein implementieren knnen. Schneller Marktzugang durch XILINX Technologie Der schnelle Marktzugang ist wahrscheinlich einer der Hauptgrnde warum Sie XILINX Technologie einsetzen wollen. Die Teilnahme an einem PLC2 Workshop wird es Ihnen ermglichen die Produkte schnell auf den Markt zu bringen und vom schnellen Markteintritt zu profitieren. Beginnen Sie die Ent wicklung des Bausteins whrend des Workshops. Bringen Sie Ihre aktuelle Entwicklung zur Veran staltung mit und besprechen Sie die Aufgabenstel lungen mit dem Kursleiter. Die Zahl der Teilnehmer ist begrenzt, so das diese Zeit zur Verfgung steht. Verkrzte Einarbeitungszeit Ausfhrliche Tutorials und Dokumentation helfen Ihnen Ihre Entwicklung frher abzuschlieen. Aller dings ist der Besuch eines PLC2Workshops mit kompetenter, konzentrierter und interaktiver Wis sensvermittlung durch erfahrene Referenten weitaus effektiver, als das Lernen im Selbststudium. Anstatt durch die Alltagsarbeit beim Selbststudium stets unterbrochen zu werden, knnen Sie jetzt in sehr kurzer Zeit zu einem Experten in der Entwicklung und im Einsatz der XILINX Technologie, sowie der HardwareBeschreibungssprache VHDL werden. Niedrigere Produktionskosten Sie werden lernen, wie die Bausteine bestmg lich ausgenutzt werden knnen. Die Hardware Beschreibungssprache VHDL ermglicht Ihnen mehr Logik in die Bausteine effizient unterzubrin gen und/oder hhere Taktraten zu erzielen. Somit knnen Sie die gesamten Produktionskosten Ihrer Entwicklung optimieren. Qualitt und Zuverlssigkeit Bei der Verwendung effektiver Simulations und VerifikationsTechniken knnen Sie die ordnungs geme Funktion des Bausteins einfach, sicher und schnell nachweisen. Die hhere Qualitt Ihrer Ent wicklungen kann die nderungs/Reparatur/ und PflegeKosten entscheidend verringern. Einsparung von Zeit und Geld Die Teilnahme an PLC2Workshops ist eine Investi tion, die sich bereits nach der ersten FPGA/CPLD Entwicklung bezahlt macht. Wegen der kurzen zur Verfgung stehenden Zeitdauer, vermitteln die PLC2Workshops das Wissen in einer fokussier ten und konzentrierten Form. Die durchgefhrten bungen stellen sicher, dass erlernte Vorgehenswei sen praktisch angewendet werden und damit im Ge dchtnis haften bleiben. Der Workshopteilnehmer wird ein VHDL und XILINXExperte und steht damit auch anderen Mitarbeitern im Hause zur Verfgung. Bei der Teilnahme an einer PLC2Ver anstaltung in Ihrer Nhe oder bei der Durchfhrung einer InHouse Schulung bei Ihnen vor Ort knnen die Reisekosten gesenkt werden. bungen am Laptop/PC Es werden bei allen Workshops praktische bungen durchgefhrt, um das Erlernte zu vertiefen. In der Regel steht jedem Teilnehmer ein Laptop oder PC whrend des Workshops dafr zur Verfgung.

www 4 plc2.de

www 5 plc2.de

Ihre Vorteile
Referenten Die Referenten haben eine mehr als zehnjhri ge Erfahrung in Entwicklung und Ausbildung. Sie sind unter anderem von XILINX besonders geschult und ausgebildet worden, um ihr Wis sen den Workshopteilnehmern effizient und kompetent zu vermitteln. Schulungsunterlagen Jeder Workshopteilnehmer erhlt einen kom pletten Satz speziell ausgearbeiteter Schulungs unterlagen, die auch spter als Nachschlagewerke genutzt werden knnen. Die Schulungsunterlagen werden stndig berprft, sowie an Vernderungen angepasst und sind daher immer uptodate. Anmeldung In der Mitte des Heftes befindet sich ein Ant wortfax. Kopieren oder trennen Sie es heraus und faxen es an die angegebene Faxnummer. Unter www.plc2.de knnen Sie sich auch online anmelden. Z  ertifikate Als Besttigung fr die Teilnahme an einem unserer Workshops erhlt jeder Teilnehmer ein PLC2Zertifikat, das vom Referenten unterschrieben wird. Informationen Im Internet sind wir unter www.plc2.de zu finden. Dort erhalten Sie Auskunft ber aktuelle Terminn derungen, sowie Neuerungen in unserem Work shop und Seminarangebot.
UMKIRCH

Kontakt

So finden Sie uns!

OPFINGEN

WALTERSHOFEN

Ausfahrt Freiburg Mitte

OPFINGEN
TIENGEN
Ausfahrt Freiburg Sd

FREIBURG

Zentrale PLC2 Programmable Logic Competence Center GmbH Hugstmattweg 30 79112 FreiburgOpfingen Telefon: 0 76 64 9 13 130 Fax: 0 76 64 9 13 1399 email: info@plc2.de Bro Frankfurt PLC2 Programmable Logic Competence Center GmbH Dipl.Ing. Ernst Wehlage WilhelmLeuschnerStr. 9 64853 Otzberg Telefon: 0 61 62 96 21 14 Fax: 0 61 62 96 21 15 email: Ernst.Wehlage@plc2.de

TIENGEN
Autobahn A5 Frankfurt Richtung Basel Autobahnausfahrt 63 Freiburg-Sd Nach 300 m erste Mglichkeit rechts auf schmale Strae abbiegen Nach ca. 500 m Ortssschild Tiengen m nach Ortsschild wieder rechts einbiegen 200 Nchste Mglichkeit links in den Hugstmattweg SCHALLSTADT einbiegen Nach ca. 150 m auf der linken Seite ist das Firmengebude

www 6 plc2.de

www 7 plc2.de

Unser Dienstleistungsangebot
n Veranstaltungsablauf Beginn: 9.00 Uhr, Ende: 17.00 Uhr n Seminare Mit dem XILINX Distributor Silica bieten wir kostenfreie Informationsund UpdateSeminare an. Gerne beraten wir Sie auch bei der richtigen Wahl eines Seminars. Informationen dazu ab Seite 71.

Unser Dienstleistungsangebot
tive Weiterbildung, die nur die Sektoren beinhaltet, welche wirklich relevant sind. Ab Seite 10 haben wir fr Sie eine neue, nach Themenbereichen gegliederte Modulbersicht zusammengestellt, anhand derer Sie sich genau die InHouse Schulung zusammenstellen knnen, die Sie bentigen. Neben den Schulungsunterlagen bringen wir alle zur Durchfhrung der Schulung bentigten Werkzeuge wie Laptops, Beamer sowie Evaluationboards bei Bedarf mit. n Training-on-the-Job Als eine besondere Form der InHouseSchulung knnen wir Ihnen darber hinaus Trainingonthe Job anbieten. Dabei untersttzen wir Sie bei Ihnen vor Ort bei der Entwicklung Ihrer Projekte. Neben der theoretischen Ausbildung durch einen unserer erfahrenen Referenten werden gleichzeitig aktuelle Aufgabenstellungen bearbeitet und Lsungswege erarbeitet. Durch diese Art des Trainings lernen Sie mit dem aktuellen Projekt und sparen gleichzeitig Arbeitszeit.
n  oaching C Sie stehen mitten in Ihrer Entwicklung, doch dann tauchen Probleme auf: die Software steigt aus, das Timingverhalten stimmt nicht, die Simulation luft nicht es knnen noch weite re unerwartete Probleme auftauchen. Buchen Sie einen unserer Mitarbeiter, er wird Lsun gen ausarbeiten und Ihr Design voran bringen.

n PLC2-PowerWorkshops
Neben Veranstaltungen in Tagungshotels bietet PLC2 im Ausbildungszentrum Freiburg eine be sondere Workshopreihe an. Unter der Bezeichnung POWERWORKSHOPS erhalten die Kursteil nehmer eine besonders praxisorientierte Ausbildung. Die PLC2PowerWorkshops dauern jeweils 5 Tage. Die Teilnehmer arbeiten mit PCs und Evaluation Boards unter der Anleitung und Aufsicht erfahrener und kompetenter PLC2Mitarbeiter. Dabei werden komplexe Aufgabenstellungen implementiert und die Funktionalitt mit Hilfe der Simulation und des EvaluationBoards nachgewiesen. Fr die Unterbringung stehen beschauliche Hotels und Pensionen in unmittelbarer Nhe unseres Fir mengebudes zur Verfgung. Genieen Sie nach einem anstrengenden Workshoptag die Badische Kche oder auch die Weine vom Tuniberg. Ein Streifzug in die nahe gelegene City von Freiburg ist ebenso empfehlenswert, wie die Landschaft um Frei burg herum.

n PLC2-Workshops PLC2 ist ein autorisiertes XILINX Design und Trainingszentrum, das auf die Entwicklung, Schu lung und Beratung im Einsatzbereich der XILINX FPGAs und CPLDs spezialisiert ist. Whrend un serer regelmig stattfindenden Workshops schulen wir die Anwender sowohl in der Designmethodik als auch in der Architektur der neuesten Bausteine bzw. in der physikalischen Implementierung und der Designverifikation. Im Rahmen dieser Workshops wurden bereits mehr als 5000 Entwickler im Einsatz der FPGA/CPLD Technologie geschult. Durch un sere enge und jahrelange Zusammenarbeit mit der Fa. XILINX sind wir immer auf dem neuesten Stand der Technologie. Neben den speziell auf XILINX FPGA/CPLD ausgerichteten Workshops haben wir auch Kurse im Programm, die fr alle VHDL Anwender konzi piert sind. In den entsprechenden PLC2Workshops aus dem Bereich der Methodik wie z.B. Compact VHDL oder Advanced VHDL Verification wer den Ihnen die Syntax und Befehle der HardwareBe schreibungssprache VHDL vermittelt, unabhngig von der Technologie, die Sie einsetzen wollen.

n Designdienstleistungen Neben den PLC2Workshops und Seminaren bieten wir zustzlich Designdienstleistungen fr unsere Kunden an. Dabei ist die Schnittstelle zum Auftrag geber flexibel gestaltet, so dass ausgehend von einem Pflichtenheft oder einer Spezifikation, komplette Bausteine oder einzelne Submodule implementiert werden knnen. Profitieren Sie von unserer Flexibi litt und Erfahrung in der Entwicklung komplexer Systeme.
n XILINX Training Credits , TCs Sie knnen die XILINX Kurse bei PLC2 auch mit sogenannten Training Credits (TCs), die Sie ber ein XPA von XILINX bezogen haben, bezahlen. Dabei kostet eine ffentliche Schulung 7 TCs pro Tag und Person. Fr einen ffentlichen 3tages Workshop ben tigen Sie 21 TCs, fr einen ffentlichen 5tages PowerWorkshop entsprechend 35 TCs. Eine In House Schulung kostet 30 TCs pro Tag bei max. 12 Teilnehmern. Fr einen 3tages InHouse Kurs bentigen Sie 90 TCs, fr einen 5tages InHouse Kurs entsprechend 150 TCs. Die Abrechnung der TCs mit XILINX bernimmt PLC2, d.h. Sie haben keinerlei administrativen Auf wand. Sie melden sich lediglich bei PLC2 zu einer Schulung an, wir prfen den Stand Ihrer noch vor handenen TCs bei XILINX und besttigen Ihnen Ihre Teilnahme entsprechend. Sollten Sie nicht mehr gengend TCs fr einen Kurs haben, kann die Differenz selbstverstndlich auch durch Zuzahlung beglichen werden.

n In-House-Schulungen Auch die Durchfhrung von InHouseSchulungen mit flexiblen und von den bestehenden Modulen abweichenden Inhalten gehrt zu unseren Schwer punkten. Dabei knnen die Inhalte der StandardSchulungen auf die besondere Situation oder auf den beson deren Bedarf hin angepasst werden. Neben der theoretischen Ausbildung knnen dabei die An wender bereits whrend der InHouseSchulung projektspezifische Aufgabenstellungen bearbeiten und somit ihre Einarbeitungszeit entscheidend ver krzen. InHouseSchulungen sind Schulungen, die direkt vor Ort bei Ihnen in der Firma durchgefhrt werden. Dies ist vor allem dann sinnvoll wenn Sie mehrere Entwickler haben, die zum gleichen Zeit punkt oder aufgrund des selben Projektes geschult werden mssen. Die Inhalte knnen sehr flexibel auf Sie abgestimmt werden, so erreichen Sie eine effek

Abgekndigte Bauelemente? Sollten Sie Lieferschwierigkeiten mit abgekndigten Bauelementen haben so helfen wir Ihnen gerne weiter. Alles was wir dafr brauchen ist die Typenbezeichnung/Datenblatt des Bausteins. Unsere Spezialisten implementieren diese Funktion in einer dafr geeigneten CPLD oder FPGATech nologie. Selbstverstndlich knnen noch andere von Ihnen gewnschte Funktionen zustzlich mit in das CPLD/FPGA integriert werden.

www 8 plc2.de

www 9 plc2.de

PLC2 In-House Modulbersicht


Um unseren Kunden mglichst hohe Flexibilitt bei der Zusammenstellung der Schulungsinhalte zu ermglichen, haben wir unser Schulungsangebot in einzelne berschaubare Module gegliedert, die in beliebiger Reihenfolge und Zahl miteinander kombiniert werden knnen. Die Module sind in einzelne Hauptbereiche zusammengefasst. Da wir regelmig unser Schulungsangebot erwei tern, knnen Sie sich ber unser aktuelles Angebot auf unserer Homepage informieren. Auch von den bestehenden Modulen abweichende Themen sind auf Anfrage mglich!
Architecture and Technology CoolRunner CPLDs Basic VirtexII Architecture Advanced VirtexII Architecture Basic VirtexII PRO Architecture Advanced VirtexII PRO Architecture Basic Virtex4 Architecture Basic Virtex5 Architecture Advanced Virtex4 Architecture Advanced Virtex5 Architecture Virtex4/5/6 DSPBlocks Virtex4/5/6 BRAM and FIFOs EMAC Controllers Virtex4/5/6 Interfacing Virtex5/6 und Spartan6 PCIe Spartan6 BRAM and Memory Controller Block Basic Virtex/Spartan6 Architecture Spartan6 Interfacing Spartan6 BRAM and Memory Controller Block High Speed IO Configuration Debugging Bitstream Encryption Generating Configuration Files Board Design Signal Integrity Basic Design Entry and Design Flow XILINX Tool Flow Projects in the Project Navigator ECS Engineering Capture Station Core Generator System XILINX HDL Design Flow VHDL/Verilog Synthesis in the Project Navigator Synthesis Techniques XST Synthesis XST Constraints Direct Instantiation of XILINX Components State Machine Implementation XILINX specific Attributes IP Cores and the XILINX CORE Generator Synthesis of IP Based Systems Partial Reconfiguration VHDL Design Entry Introduction to VHDL Review of basic VHDL VHDL Design Guide Lines VHDL Language Concepts VHDL Type Concept VHDL Operators VHDL Concurrent and Sequential Statements VHDL Controlled Operations Statements VHDL Subprograms/ Functions and Procedures VHDL Buildin Packages VHDL Structural Modeling VHDL Processes VHDL Finite State Maschines VHDL Define your own Packages VHDL Generics and Attributes VHDL Designing reusable Components VHDL Coding Style for XILINX FPGAs Loops

PLC2 In-House Modulbersicht


Verilog Design Entry Introduction to Verilog Verilog Design Guide Lines Verilog Structural and Hardware Modeling Verilog Language Concepts Verilog Coding Style VHDL/Verilog Based Verification Simulation and Testbenches The Verilog Test Fixture Concept The VHDL Test Bench Concept The VHDL BuildIn Timing Model VHDL Attributes HDL Bencher Modeling external Components Introduction to Testbenches Advanced Testbenches VHDL BuildIn Packages for File I/O VHDL Configuration and IP Cores Verification of IP based Systems Assertion Based Verification DSP Design Entry and Design Flow XILINX Tool Flow using XILINX System Generator XILINX System Generator Simulink Projects XILINX Tool Flow using Synplify DSP Flow Synplify DSP HDL Synthesis Introduction to Synthesis XILINX XST FPGA Implementation Basic Implementation Options Advanced Control through Scripting Command Line Implementation UCF Editing Reduce Debug Time FPGA Design Techniques I FPGA Design Techniques II FPGA Optimization Timing Constraints I Timing Constraints II Timing Constraints III Multiple Place & Route Creating your own RPM Handcrafting Performance Incremental Design Techniques PlanAhead Overview PlanAhead: IO Pin and Clock Planning PlanAhead: RTL Development and Analysis PlanAhead: Implementing a Design PlanAhead: Design Analysis PlanAhead: Floorplanning Techniques PlanAhead: Debugging with ChipScope FPGA Verification Reading Reports Introduction to Timing Analyzer FPGA Editor ChipScope PRO Applications Designing a PCI System with XILINX FPGAs Designing a PCI Express System DSP Implementation Techniques Designing fast Memory Controller Processors MicroBlaze Embedded Design for XILINX FPGAs System Design with PowerPC / VirtexII PRO

www 10 plc2.de

www 11 plc2.de

Workshop Easy Start FPGA


Der Workshop Easy Start FPGA beleuchtet die grundle gende Vorgehensweise bei der Entwicklung der FPGAs. Hier ndet der Teilnehmer alle notwendigen Informatio nen um mit einer FPGA Entwicklung zu beginnen. Nach einer kurzen Einfhrung in die Schaltungstechnik und den Entwicklungsvorgang der FPGAs konzentriert sich der Workshop auf die Synthese / Simulation sowie die Implementierung und die Inbetriebnahme der FPGAs. Der Schwerpunkt des Workshops liegt auf der Realisie rung von FPGA Projekten. Fr eine erfolgreiche FPGA Implementierung bentigt der Anwender ein grundle gendes Verstndnis fr die FPGA Schaltungstechnik, die Beschreibung und Synthese mit VHDL sowie die FPGA Verikation. Auch muss ein grundlegendes Verstndnis der FPGA Technologie vorhanden sein. Dieser Workshop vermittelt Ihnen genau diese Grundlagen. Im Rahmen dieses Workshops werden verschiedene in der Praxis anzutreenden Aufgabenstellungen beispielhaft vorgestell und gelst. Die ordnungsgeme Funktion der FPGA Entwicklungen wird sowohl mit Hilfe der Simula tion als auch real mit dem Evaluation Board nachgewiesen. Eine noch tiefgreifendere Wissensvermittlung nden Sie auch in PLC2 Workshops Professional FPGA oder Ex pert FPGA.
Anwendbare Technologien XILINX FPGAs Voraussetzungen keine Dauer und Kosten 2 Tage, 1.550,- netto pro Teilnehmer inklusive XILINX Evaluation Board mit Musterlsungen sowie Schulungsunterlagen, Pausengetrnken und Mittagessen

Workshop Easy Start Connectivity


So schwierig kann das doch nicht sein! Ist es auch nicht! Wir zeigen Ihnen, wie es geht. Schnelle parallele Interfaces, MultiGigabitbertra gungsstrecken und PCI ExpressSysteme werden in die sem Workshop von ihrer einfachen Seite dargestellt und erlutert. Die Betonung liegt hier auf der praktischen Umsetzung und Anwendung. An Theorie wird nur das absolut notwendige Minimum besprochen. Stattdessen werden Anstze diskutiert, designed und per Simulation veriziert. Im Bereich der parallelen Interfaces wird im besonderen das Arbeiten mit den SERDESKomponenten und der BitslipFunktion betrachtet. Den nchsten Schritt stellt die Erzeugung und Implementierung einer MulitGigabit bertragungsstrecke dar. Selbstverstndlich wird dieses System auch simuliert werden. Den Abschlu bildet das Design eines PCI Express Systems, welches wiederum zu nchst als CoreZelle erzeugt, simuliert und implemen tiert wird. Dieser Workshop erhebt keinen Anspruch auf eine er schpfende Vermittlung von Detailwissen sondern viel mehr auf Darstellung von globaleren Prinzipien. Die bungsmateralien sowie das XILINX Evaluation Board inklusive erarbeiteter Lsungen knnen von den Teilnehmern mitgenommen werden.
Anwendbare Technologien aktuelle FPGA-Technologien Voraussetzungen Easy Start FPGA bzw. Grundkenntnisse in VHDL Anwendungskenntnisse im XILINX Design Flow Grundkenntnisse in der FPGA Technologie Dauer und Kosten 2 Tage, 1.550,- netto pro Teilnehmer inklusive XILINX Evaluation Board mit Musterlsungen sowie Schulungsunterlagen, Pausengetrnken und Mittagessen

Agenda
Einfhrung in den FPGA Entwicklungsvorgang n Design Entry n Simulation n Synthese n Implementierung n Programmierung n bungen Die FPGA Schaltungstechnik n Kombinatorische Schaltungen n Getaktete Schaltungen n Asynchronr / synchrone Schaltungen n Implementierung von Taktstrukturen n Design Richtlinien n bungen Schaltungssynthese mit VHDL n Das VHDL Sprachkonzept n Der VHDL Prozess n Beschreibung kombinatorischer Schaltungen n Beschreibung getakteter Schaltungen n bungen Interne Taktstrukturen mit DCM / PLLs n Taktnetze n Clock Management MMCM n MMCM Betriebsarten n bungen Steuerungen implementiert mit State Machines n berblick FSMs n Kodierung von State Machines n bungen Schaltungssimulation mit VHDL n Das VHDL Test bench Konzept n Das VHDL Timing Modell n Erzeugung der Stimuli n bungen Implementierung von internen Datenspeichern n Deklaration von multidimensionalen Arrays n Der Coding Style n Relasierung der Speicher mit dem Core Generator n bungen

Agenda
Erstellung eines parallelen Interfaces n XILINX Primitives I/O BUF ISERDES, OSERDES IODELAY n Word Alignment (Bitslip) n Simulation n Core Generator Multi-Gigabit-Transceiver Interface n Erzeugung mit Core-Generator n Wichtige Optionen n Wichtige Interface-Signale n Einbinden der Corezelle n Simulation einer Anwendung n Implementierung PCI Express n Erzeugung mit CoreGenerator n Wichtige Optionen n Wichtige Interface-Signale n Einbinden der Corezelle n Simulation einer Anwendung n Implementierung Diverse bungen untersttzen beim Lernen

www 14 plc2.de

www 15 plc2.de

Easy Start Reihe

Workshop Easy Start DSP


Der Workshop Easy Start DSP vermittelt dem FPGA Neuling das notwendige Wissen zur Implementierung von DSP Funktionen in XILINX FPGAs. Hier lernt der Teilnehmer wie digitale Signalverarbeitungsstrukturen mit Hilfe von Matlab / Simulink und dem XILINX Sys tem Generator realisiert werden. Nach einer kurzen Einfhrung in die Matlab / Simulink Entwurfsumgebung beginnt der Teilnehmer bereits mit der Implementierung seiner DSP Funktionen. Schrittweise werden alle wichtigen Mglichkeiten des XILINX System Generators erarbeitet und demonstriert. Wegen der starken praxisbezogenen Ausrichtung werden die Applikation nicht nur simuliert sondern auch auf dem Evalution Board durch untersttzende Simulink Co Simulation in der Praxis getestet. Eine noch tiefgreifendere Wissensvermittlung nden Sie auch im PLC2 Workshop DSP Design using System Ge nerator oder Expert DSP Design using System Generator als alternative Angebote.
Anwendbare Technologien XILINX FPGAs Voraussetzungen Easy Start FPGA bzw. Grundkenntnisse in VHDL Anwendungskenntnisse im XILINX Design Flow Grundkenntnisse in der FPGA Technologie Dauer und Kosten 2 Tage, 1.550,- netto pro Teilnehmer inklusive XILINX Evaluation Board mit Musterlsungen sowie Schulungsunterlagen, Pausengetrnken und Mittagessen

Workshop Easy Start Embedded


Der Workshop Easy Start Embedded fhrt den FPGA Designer in die Welt des Embedded Designs. Hier lernt der Teilnehmer wie komplexe embedded Anwendungen im FPGA realisiert werden knnen. Nach einer kurzen Einfhrung in die Architektur des XILINX MicroBla ze Softcore Prozessors beginnt der Teilnehmer mit der Implementierung seiner embedded Anwendung. Der Schwerpunkt des Workshops liegt auf der Projektierung von Embedded Projekten mit dem MicroBlaze Controller und der dazugehrigen EDK/SDK Toolsuite. Jeder Teilnehmer wird in den zwei Tagen alle bedeuten den Schritte der Entwicklung am eigenem FPGA Board durchfhren: Hardware Plattform Generierung mit Wiz zardUntersttzung, inkrementale Hardware Ergnzun gen sowie Software Library Generierung und Einbindung. Der Anwender lernt auch CApplikationsprojekte unter der SDK zu erstellen und zu debuggen. Es werden verschiedene Hardware Plattformen erstellt und mit CApplikationen in Betrieb genommen. In der Verikation werden die Applikationen mit Debug ging oder auch mit der XILINX Chipscope LogikAnaly se untersttzt. Eine noch tiefgreifendere Wissensvermittlung nden Sie auch im PLC2 Workshop Embedded Systems Design und Embedded Systems Software Design als alternative Emp fehlung.
Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlagenkenntnisse von Embedded Controllern Grundlagenkenntnisse FPGA Technologie Grundlagenkenntnisse Programmiersprachen VHDL und C. Dauer und Kosten 2 Tage, 1.550,- netto pro Teilnehmer inklusive XILINX Evaluation Board mit Musterlsungen sowie Schulungsunterlagen, Pausengetrnken und Mittagessen

Agenda
Matlab Introduction n Basic Matlab Functions n Simulink Basics n Labs using Matlab Simulink XILINX System Generator n Toolset n Datatypes n Lab: Multiplier, Adder and MACs ISE Project Management n Clocking Schemes n Vhdl Interfacing n Lab: ISE Project Management with SG Toolbox of Systemgenerator n Look into the XILINX Blockset n M-Code for Controlling n Lab: ISE Project Management with SG Memories in SG n RAMs, ROMs, Fifos n Shared Memories n Lab: Different Types in one RAM n Lab: FIFO Design using Shared Memory Multi Rate Systems n Data Rate Conversion n Clocks and Enable n HDL Architecture n Lab: Multi Rate Design Digital Filter Design n MAC Filter n FIR Filter n IIR Filter n FDA Tool n Lab: Filter Design using DSP48 Design Analysis n Timing Analysis n Performance Improvements n Lab: Performance Improvement Tool Integration n ISE + EDK + SG n Lab: MicroBlaze with DSP Co-Processor

Agenda
Einfhrung Microblaze Architektur n EDK und SDK Toolflow Praxis n BSB Wizzard n Hardware Toolflow n Projektfile Analyse n Software Toolflow n Erste Inbetriebnahme n Erweiterungen - Speicher - GPIO, Timer,.. Einfhrung Eclipse SDK Praxis n SDK - Peripherietests n Download Mechanismen n Adressverwaltung Einfhrung Hardwareerweiterungen unter XPS Praxis n GPIO, Timer Peripherie Ergnzung n Speicher Controller Erweiterung Einfhrung Grundlagen Debugging Praxis n XMD Debug Shell n GDB Debugging Einfhrung Interrupts Praxis n Microblaze Interrupt n Ein Interrupt Handler wird erstellt n Interrupt Controller Einfhrung MultiCore Projekte Praxis n Dual Microblaze Projekt Einfhrung n Bootloader n Praxis n Flash Applikation mit Bootloader Praxisanteil: ca. 80%

www 16 plc2.de

www 17 plc2.de

Easy Start Reihe

Innovative Digital Debugging Solutions


Quickly access internal FPGA signals Up to 128 signals for each debug pin State & timing mode Import of signal names from FPGA tools Automated pin mapping Logic Analyzer and Mixed Signal Scopes supported

Ausbildungsschwerpunkt Methodik
Im Bereich Methodik haben wir Workshops und PowerWorkshops zusammengefasst die dem Teil nehmer sowohl ein solides Grundlagenwissen als auch ein spezielles Expertenwissen vermitteln. Wie schon in der Vergangenheit bieten wir hier Schulungen aus den Bereichen VHDL / Verilog / PlanAhead / ChipScope und FPGA Schaltungs technik an. Je nach Vorbildung und der zur Verfgung stehen den Zeit kann der Interessent zwischen den 3tgi gen Workshops Compact VHDL , Advanced VHDL Verification , Compact Verilog oder den 5tgigen PowerWorkshops Professional VHDL und Expert VHDL whlen. Die jeweils 5tgigen PowerWorkshops vermit teln dem Teilnehmer das bentigte Wissen in einer sowohl praxisorientierten als auch kompakten Form. Doch mssen die FPGA Entwickler nicht nur in den HighEnd Anwendungen wie Embedded Design oder DSP geschult werden. Immer mehr Ingenieure aus dem Bereich der Informatik oder artverwandten Sparten bentigen FPGA Wissen. Oftmals sind jedoch die dazu notwendigen Voraus setzung nicht gegeben. Daher sind der 2tgige Workshop Compact FPGA Schaltungstechnik und der 5tgige Power Workshop Professional FPGA Schaltungstechnik umfassend berarbeitet und erweitert worden. Neu im Bereich Methodik sind die Workshops Essential PlanAhead und Partial Reconfigura tion. Die beiden Workshops Advanced PlanAhead und ChipScope runden das Angebot ab.

Get x-ray vision for your FPGAs with the Agilent-exclusive FPGA dynamic probe.

More information and free software trials www.agilent.com/find/fpgatools

Accelerate Baseband PHY Design Flow


Targeted ESL environment, unifies RF and Baseband Quickly develop and verify PHY algorithms and architectures Algorithmic reference and source code libraries Path to FPGA hardware and implementation

Methodik
Compact FPGA Schaltungstechnik Professional FPGA Schaltungstechnik Compact VHDL Professional VHDL Advanced VHDL Verification Expert VHDL Compact Verilog Essential PlanAhead Advanced PlanAhead ChipScope Einfhrung in Assertion-Based Verification Advanced Synthesis with XST Partial Reconfiguration

Seite 20 21 22 23 24 25 27 28 29 30 31 32 33

Dauer (Tage) 2 5 3 5 3 5 3 1 2 2 2 2 2

Kosten 1.350 o. 14 TC 2.800 o. 35 TC 1.900 o. 21 TC 2.800 o. 35 TC 1.900 o. 21 TC 2.800 o. 35 TC 1.900 o. 21 TC 650 o. 7 TC 1.350 o. 14 TC 1.350 o. 14 TC 1.350 o. 14 TC 1.350 o. 14 TC 1.350 o. 14 TC

www 18 plc2.de

www 19 plc2.de

M e t h o d i k

Die Grundlage erfolgreicher Implementierung digitaler Schaltungen in FPGAs ist die Beherrschung der Grund prinzipien digitaler Schaltungstechnik. Unabhngig da von dass die moderne HDL basierende Entwicklungsme thodik den eigentlichen Entwicklungszyklus vereinfacht, hngt die erfolgreiche Implementierung der FPGAs von der digitalen Schaltungstechnik ab. Obwohl viele Ent wickler prinzipiell digitale kombinatorische und sequen zielle Komponenten und deren Verwendung kennen, ist das Wissen entweder in Vergessenheit geraten bzw. gar nicht erst erworben worden. Das ist z.B. gerade dann der Fall, wenn wie zuletzt immer huger, Informatiker ohne spezielle Vorkenntnisse fr die Entwicklung der FPGAs herangezogen werden. Der 2tgige Workshop Compact FPGA Schaltungs technik vermittelt den FPGA Designern ein solides Grundlagenwissen auf dem Gebiet der digitalen Schal tungstechnik. Nach einer detaillierten Vorstellung digitaler Systeme werden Grundrechenarten und deren Implementierung vorgestellt. Kombinatorische Grundelemente sowie deren Anwendungen wie Encoder, Decoder oder Multiplexer

werden als Vorstufe zu den getakteten Schaltungen vor angestellt. Im Kapitel der getakteten Schaltungen werden verschiedene hug vorkommende sequentielle Schal tungen wie Zhler oder Frequenzgeneratoren behandelt. Taktgenerierung und Taktverteilung sowie damit in Zu sammenhang stehende Designfehler werden ebenso be handelt wie die Implementierung digitaler Schaltungen mit Hilfe von Festwertspeichern wie RAMs und ROMs. Die Vorstellung der XILINX FPGAs als die Plattform zur Implementierung digitaler Systeme rundet die Kursinhalte ab. Als alternative Schulung wird der 5tgige Workshop Professional FPGA Schaltungstechnik empfohlen.
Anwendbare Technologien alle FPGA Technologien Voraussetzungen keine Dauer und Kosten 2 Tage, 1.350,- netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Die Grundlage erfolgreicher Implementierung digitaler Schaltungen in FPGAs ist die Beherrschung der Grund prinzipien digitaler Schaltungstechnik. Unabhngig davon dass die moderne HDL basierende Entwicklungsmethodik den eigentlichen Entwicklungszyklus vereinfacht, hngt die erfolgreiche Implementierung der FPGAs von der digitalen Schaltungstechnik ab. Obwohl viele Entwickler prinzipiell digitale kombinatorische und sequenzielle Komponenten und deren Verwendung kennen, ist das Wissen entweder in Vergessenheit geraten bzw. gar nicht erst erworben worden. Das ist z.B. gerade dann der Fall, wenn wie zuletzt immer huger, Informatiker ohne spezielle Vorkenntnisse fr die Entwicklung der FPGAs herangezogen werden. Der 5tgige PowerWorkshop Professional FPGA Schal tungstechnik ist die umfassende Variante des Workshops Compact FPGA Schaltungstechnik und beinhaltet ne ben den dort behandelten Themen weiterfhrende Aspekte der FPGA Schaltungstechnik. Nach einem Rckblick auf kombinatorische und getaktete Grundelemente sowie die Implementierung arithmetischer Operationen wird im Kapitel Entwurf digitaler kombinato

rischer Systeme die Entwicklung kombinatorischer Schal tungen gelehrt. Im Kapitel Entwurf digitaler sequentieller Systeme werden neben den Grundprinzipien typische und hug bentigte sequentielle Schaltungen vorgestellt. Das Kapitel XILINX FPGAs als Plattform zur Implementie rung digitaler Systeme ist der Schwerpunkt dieses Work shops. Hier lernt der Teilnehmer wie das zuvor erworbene Wissen mit Hilfe der FPGAs eektiv umgesetzt werden kann. Die Vermeidung hug gemachter Fehler ist genauso Bestandteil dieses Kapitels wie die optimale Umsetzung un terschiedlicher Schaltungskonzepte.
Anwendbare Technologien alle FPGA Technologien Voraussetzungen Grundkenntnisse Digitaltechnik (z.B. Compact FPGA Schaltungstechnik) Dauer und Kosten 5 Tage, 2.800, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Analoge und digitale Systeme n Analoge Signale n Digitale Signale n Realisierung digitaler Systeme Zahlendarstellung und Grundrechenarten n Zahlensysteme n BCD n Grundrechenarten Logikgatter n Kenngren von Logikgattern Codewandler und Mulitplexer n Codewandler n Multiplexer und Demultiplexer Arithmetische Grundschaltungen n Komparatoren n Addierer/ Subtrahierer n ALU n Paritt Getaktete Schaltungen n Flip-Flop Stufen n Zhl Flip-Flop Zhler und Frequenzteiler n Dualzhler n Dezimalzhler Speicher n Parallelregister n Schieberegister n Festwertspeicher ROM / RAM Sequentielle ROM-Anwendungen (Schaltwerke) n ROM-Zhler / ROM-Programmschaltwerk XILINX FPGAs als Plattform zur Implementierung digitaler Systeme n Architektur n Entwurf digitaler kombinatorischer Systeme n Entwurf digitaler sequentieller Schaltungen n Speicher Beispiele und bungen am PC

Agenda
Rckblick n Zahlendarstellung und Grundrechenarten n Arithmetische Grundschaltungen n Getaktete Schaltungen n Speicher Entwurf digitaler kombinatorischer Systeme n Schaltbelegungstabelle SBT n Praktische Realisierung von Kombinationsschaltungen Entwurf digitaler sequentieller Systeme n Entwurf sequentieller Schaltungen n Asynchrone Schaltungen gegen synchrone Schaltungen n Regeln fr synchrone Schaltungen n Implementierung von Zustandsmaschinen (State Machines) n Takterzeugung Hilfsschaltungen fr digitale Systeme n Synchronisation asynchroner Signale Vermeidung von Meta Stabilitt Kommunikation sequentieller synchroner und asynchroner Systeme n Pulsformer Timingbudget sequentieller Schaltungen n Grundmodell Ursache von Timingfehlern Analyse von Timingfehlern Korrektur von Timingfehlern n I/O Timing n Pipelining & Multicycle-Schaltungen Timinganalyse XILINX FPGAs als Plattform zur Implementierung digitaler Systeme n Architektur n Entwurf digitaler sequentieller Schaltungen n Speicher Beispiele und bungen am PC

www 20 plc2.de

www 21 plc2.de

M e t h o d i k

Workshop Compact FPGA Schaltungstechnik

PowerWorkshop Professional FPGA Schaltungstechnik

Durch den stetig steigenden Bedarf nach programmier baren Bausteinen hoher Komplexitt verbunden mit ho hen Taktraten werden die Anwender mit neuen, ebenfalls stetig wachsenden Herausforderungen konfrontiert. Da Schnelligkeit, Flexibilitt und hohes Qualittsniveau ent scheidend fr den wirtschaftlichen Erfolg sind, mssen moderne und leistungsfhige, auf HardwareBeschrei bungssprachen basierende Designmethoden eingesetzt werden, um der Forderung nach krzesten Entwicklungs zeiten und hoher Qualitt gerecht zu werden. Der PLC2Workshop Compact VHDL schult den Anwender im Einsatz von VHDL. Die Teilnehmer ler nen die grundlegenden Beschreibungselemente sowie die Einsatzbereiche von VHDL kennen. Die theoretischen Inhalte werden durch bungen am PC abgerundet. Zur VHDL Synthese und Simulation arbeiten dabei maximal zwei Teilnehmer gemeinsam an einem Laptop und Eva

luierungsboard. Als abschlieendes Applikationsbeispiel beschreiben und verizieren die Teilnehmer komplexe Schaltungen in VHDL. Zum abschlieenden Test werden diese Schaltungen in realer Hardware (Evaluation Board) implementiert und getestet.
Anwendbare Technologien alle (von Technologie unabhngig) Voraussetzungen Grundkenntnisse Digitaltechnik (wie z.B. in Compact FPGA Schaltungstechnik vermittelt) sind hilfreich Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Der XILINX Design Tool Flow Anwendungs- und Einsatzbereiche von VHDL n Das Sprachkonzept von VHDL Der VHDL Design Flow n Design Entry mit VHDL n Syntax und Befehlssatz Overview VHDL Typen Prozesse Operatoren Concurrent und Sequential Statements n Bildung hierarchischer Strukturen Die Verwendung von Modulgeneratoren und IP-Cores n VHDL Coding Hints fr FPGAs
n

Durch den stetig steigenden Bedarf nach programmierba ren Bausteinen hoher Komplexitt verbunden mit hohen Taktraten, werden die Anwender mit neuen Herausforde rungen konfrontiert. Da Schnelligkeit, Flexibilitt und hohes Qualittsniveau entscheidend fr den wirtschaftlichen Erfolg sind, ms sen moderne und leistungsfhige, auf HardwareBeschrei bungssprachen basierende Designmethoden, eingesetzt werden. Der PLC2PowerWorkshop Professional VHDL zeich net sich durch einen sehr hohen Praxisanteil aus und ist fr FPGA Entwickler konzipiert, die noch keine oder we nig VHDL Erfahrung mitbringen. Nach einer umfassen den Einfhrung in die Architektur der XILINX FPGAs sowie Anwendungsbereiche, Syntax und Befehlsstruktur von VHDL, werden die Teilnehmer whrend des breit an gelegten Praxisteils eigenstndig Schaltungen aus den un terschiedlichsten Anwendungsbereichen mit VHDL be schreiben und verizieren. Nach abschlieender Synthese wird die ordnungsgeme Funktion dieser Schaltungen durch die Portierung auf reale Systeme/Test Boards ve

riziert. Bis zu maximal zwei Teilnehmer arbeiten dabei gemeinsam und haben neben dem Test Board auch alle anderen hierzu notwendigen Einrichtungen wie Entwick lungsrechner mit Designsoftware und Netzteil zur Verf gung. Dadurch wird ein bestmglicher Bezug auf die reale und praxisnahe Entwicklerttigkeit geschaen. Selbstver stndlich knnen auch konkrete Aufgabenstellungen im Rahmen des Praxisteils bearbeitet werden.
Anwendbare Technologien Technologieteil: aktuelle FPGA-Technologien VHDL: alle (von Technologie unabhngig) Voraussetzungen Grundkenntnisse Digitaltechnik (wie z.B. in Compact FPGA Schaltungstechnik vermittelt) sind hilfreich Dauer und Kosten 5 Tage, 2.800, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Die VHDL Synthese n Coding Style: kombinatorische Logik n Coding Style: getaktete Logik Beschreibung komplexer Schaltungen in VHDL n Entwicklung von Applikationen mit anschlieendem Test in realer Hardware Die VHDL Simulation n Das VHDL Testbench Konzept & die Durchfhrung der Simulation bungen der Teilnehmer am PC

Agenda
Die FPGA-Architektur n Clock Resourcen Management n BlockRAM n Configurable Logic Blocks (CLBs) n I/O Block n DSP-Block Der VHDL Design Flow n Design Entry mit VHDL n Syntax und Befehlssatz Overview VHDL Typen Prozesse Operatoren Concurrent and Sequential Statements n VHDL Coding Hints fr FPGAs n Bildung hierarchischer Strukturen Instantiierung von FPGA spezifischen Komponenten n Zustandsautomaten n Die Verwendung von Modulgeneratoren und IP-Cores
n

Die VHDL Synthese und VHDL Simulation n Verifikationsstrategien mit Testumgebungen und Testbench Selbststndige FPGA Entwicklung als breit angelegter Praxisteil n VHDL Beschreibung n VHDL Simulation und Synthese n Implementierung und Test in realer Umgebung bungen am PC

www 22 plc2.de

www 23 plc2.de

M e t h o d i k

Workshop Compact VHDL

PowerWorkshop Professional VHDL

Der Workshop Advanced VHDL Verication ist als Erweiterung des Workshops Compact VHDL gedacht. Er ist fr FPGAEntwickler konzipiert, die bereits ber grundlegende VHDL Erfahrung verfgen und dieses Wissen vertiefen und weiter ausbauen mchten. Der Schwerpunkt dieses Workshops liegt auf der Veri kation des Bausteins mit Hilfe von VHDL Test Benches. Nach einer umfassenden Einfhrung in das von VHDL angebotene Verikationskonzept, werden die Teilnehmer whrend des Praxisteils eigenstndig komplexe Schaltun gen aus den unterschiedlichsten Anwendungsbereichen beschreiben und diese mit entsprechenden Verikations umgebungen (Test Benches) mit Hilfe des VHDL Source Level Debuggers/ Simulators verizieren. Die Entwick lung hierzu bentigter Simulationsmodelle externer Kom ponenten ist ebenfalls Bestandteil der praktischen bun gen. Abgerundet wird der Inhalt durch eine Einfhrung in die formale Verikation mittels Assertion Based Verica tion (ABV).

Maximal zwei Teilnehmer arbeiten zusammen und ver fgen ber alle hierzu notwendigen Einrichtungen wie Entwicklungsrechner mit Designsoftware und Simulati onswerkzeug. Dadurch wird ein bestmglicher Bezug auf die reale und praxisnahe Entwicklerttigkeit geschaen. Selbstverstndlich knnen auch konkrete Aufgabenstel lungen im Rahmen des Praxisteils bearbeitet werden.
Anwendbare Technologien alle (von Technologie unabhngig) Voraussetzungen Grundkenntnisse VHDL (wie z.B. in Compact VHDL vermittelt) Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Der PowerWorkshop Expert VHDL ist als Erweiterung des PowerWorkshops Professional VHDL gedacht und zeichnet sich ebenfalls durch einen sehr hohen Praxisan teil aus. Expert VHDL ist fr FPGA Entwickler kon zipiert, die bereits ber grundlegende VHDL Erfahrung verfgen und dieses Wissen vertiefen und weiter ausbauen mchten. Der Schwerpunkt dieses PowerWorkshops liegt auf der Verikation des Bausteins mit Hilfe von VHDL Test Benches. Nach einer umfassenden Einfhrung in das von VHDL angebotene Verikationskonzept, werden die Teilnehmer whrend des breit angelegten Praxisteils ei genstndig komplexe Schaltungen aus den unterschied lichsten Anwendungsbereichen beschreiben und diese in entsprechenden Verikationsumgebungen (Test Benches) mit Hilfe des VHDL Source Level Debuggers/ Simulators verizieren. Die Entwicklung hierzu bentigter Simulati onsmodelle externer Komponenten ist ebenfalls Bestand teil der praktischen bungen. Abgerundet wird der Inhalt durch Einfhrungen in die formale Verikation mittels

Assertion Based Verication (ABV) sowie OnChip De bugging mit ChipScope. Maximal zwei Teilnehmer arbeiten zusammen und verfgen ber alle hierzu notwendigen Einrichtungen wie Entwick lungsrechner mit Designsoftware und Simulationswerkzeug. Dadurch wird ein bestmglicher Bezug auf die reale und pra xisnahe Entwicklerttigkeit geschaen. Selbstverstndlich knnen auch konkrete Aufgabenstellungen im Rahmen des Praxisteils bearbeitet werden.
Anwendbare Technologien alle (von Technologie unabhngig) Voraussetzungen Grundkenntnisse VHDL (wie z.B. in Professional VHDL vermittelt) Dauer und Kosten 5 Tage, 2.800, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Rckblick Basic VHDL Unterprogramme n Funktionen n Prozeduren Schleifen n FOR-Schleifen n WHILE-Schleifen n NEXT/EXIT Statements Verifikation durch High-Level-Simulation Planung der Verifikation n Verifikationslevel n Verifikations-Strategien n Response Verifizierung n Timing Verifizierung Testbench Architekturen n Allgemeine Simulationsmodelle n Monitoring n Intelligente Test Benches Attribute und Generics n Signal und Typen Attribute n Wiederverwendbare Komponenten Stimulus und Response n Diskrete, periodische und komplexe Stimuli n Analoge Stimuli n Waveform Generatoren n Pseudo Random Generatoren Text I/O n Read - Lesen der Stimuli aus Textdateien n Write - Schreiben der Ergebnisse in Textdateien Modellierung externer Komponenten n AD Wandler n Funktionsgenerator n Speicher bungen am PC

Agenda
Rckblick Basic VHDL Unterprogramme n Funktionen n Prozeduren Schleifen n FOR-Schleifen n WHILE-Schleifen n NEXT/EXIT Statements Verifikation durch High-Level-Simulation Planung der Verifikation n Verifikationslevel n Verifikations-Strategien n Response Verifizierung n Timing Verifizierung Testbench Architekturen n Allgemeine Simulationsmodelle n Monitoring n Intelligente Test Benches Attribute und Generics n Signal und Typen Attribute
n

Wiederverwendbare Komponenten

Stimulus und Response n Diskrete, periodische und komplexe Stimuli n Analoge Stimuli n Waveform Generatoren n Pseudo Random Generatoren File I/O
n n

Lese- und Schreibzugriffe auf Textdateien Lese- und Schreibzugriffe auf Binrdateien

On-Chip Debugging mit ChipScope Einfhrung in Assertion Based Verification (ABV) n Open Verification Library (OVL) n Property Specification Language (PSL) n System Verilog Assertions (SVA) Modellierung externer Komponenten n AD Wandler n Funktionsgenerator n Speicher bungen am PC

www 24 plc2.de

www 25 plc2.de

M e t h o d i k

Workshop Advanced VHDL Verification

PowerWorkshop Expert VHDL

Komplettlsungen oder Entwicklung von Subkomponenten aus allen Anwendungsbereichen wie z.B.

n Embedded
MicroBlaze, PowerPC

Durch den stetig steigenden Bedarf nach programmier baren Bausteinen hoher Komplexitt verbunden mit ho hen Taktraten werden die Anwender mit neuen, ebenfalls stetig wachsenden Herausforderungen konfrontiert. Da Schnelligkeit, Flexibilitt und hohes Qualittsniveau ent scheidend fr den wirtschaftlichen Erfolg sind, mssen moderne und leistungsfhige, auf HardwareBeschrei bungssprachen basierende Designmethoden eingesetzt werden, um der Forderung nach krzesten Entwicklungs zeiten und hoher Qualitt gerecht zu werden. Der PLC2Workshop Compact Verilog schult den An wender im Einsatz von Verilog HDL. Die Teilnehmer ler nen die grundlegenden Beschreibungselemente sowie die Einsatzbereiche von Verilog kennen. Die theoretischen

Inhalte werden durch bungen am PC abgerundet. Zur Verilog Synthese und Simulation arbeiten dabei bis zu ma ximal zwei Teilnehmer gemeinsam an einem PC und Eva luierungsboard.
Anwendbare Technologien alle (von Technologie unabhngig) Voraussetzungen Grundkenntnisse Digitaltechnik (wie z.B. in Compact FPGA Schaltungstechnik vermittelt) sind hilfreich Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

n DSP
MATLAB und Simulink

Agenda
Der XILINX Design Tool Flow Anwendungs- und Einsatzbereiche von Verilog n Das Sprachkonzept von Verilog Der Verilog Design Flow n Design Entry mit Verilog n Syntax und Befehlssatz berblick Operatoren Hierarchiebildung Blocking vs Non-Blocking Statements Funktionen und Prozeduren Compilerdirektiven Bildung hierarchischer Strukturen n Die Verwendung von Modulgeneratoren und IP-Cores
n

Verilog Coding Hints fr FPGAs

n Kommunikation und Bildverarbeitung


Training on the Job sowie FPGA Coaching sind unsere Spezialitt. Und falls Ihr FPGA einmal nicht so funktioniert wie geplant, dann analysieren wir die Ursachen und korrigieren die Fehler.

Die Verilog Synthese n Coding Style: kombinatorische Logik n Coding Style: getaktete Logik Beschreibung komplexer Schaltungen in Verilog n Entwicklung von Applikationen mit anschlieendem Test in realer Hardware Die Verilog Simulation n Das Verilog Test Fixture Konzept & die Durchfhrung der Simulation bungen der Teilnehmer am PC

r wir zu Ihnen kommen Kommen Sie zu uns bevo


www.plc2.de

mssen!

www 27 plc2.de

M e t h o d i k

Wir entwickeln Ihr XILINX FPGA/CPLD

Workshop Compact Verilog

PlanAhead ist heute als ein leistungsfhiges Analyse und FloorplanningSoftwarepaket fester Bestandteil jeder ISESoftwareversion. Es entwickelt sich zusehends zu ei ner Ersatzoberche zum Projektnavigator und wird die sen ablsen. PlanAhead ist gleichzeitig der Schlssel zur partiellen Rekonguration. Im PLC2Workshop Essential PlanAhead lernt der Teil nehmer den Arbeitsow fr eine erfolgreiche Implemen tierung von FPGASchaltungen unter Verwendung von PlanAhead kennen. Hierfr werden zunchst die Mg lichkeiten der Software sowie die Verzeichnis und Datei struktur aufgezeigt. In diesem Zusammenhang werden auch die unterschiedlichen Projektarten errtert (RTL, PinPlanning, Implementierung, Analyse), wobei die Be tonung fr den weiteren Verlauf insbesondere auf der Projektierung von HDL basierten Designaufgaben liegt. Neben der Erzeugung oder der Einbindung von RTL

Sourcedateien wird auch das PinPlanning und die Integ ration vom COREGenerator gezeigt und an praktischen, PCbasierten Aufgabenstellungen gebt. Im Zuge der auf Strategien basierten Implementierung werden auch Ana lysemethoden wie z.B. der Design Rule Check (DRC) oder SSN Noise Analysis aufgezeigt.
Anwendbare Technologien aktuelle FPGA-Technologien Voraussetzungen Grundkenntnisse der FPGA-Technologie und des XILINX Design Tool Flow sind hilfreich Dauer und Kosten 1 Tag, 650,- netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

PlanAhead ist heute als ein leistungsfhiges Analy se und FloorplanningSoftwarepaket fester Bestand teil jeder ISESoftwareversion. Es entwickelt sich zusehends zu einer Ersatzoberche zum Projektnavi gator und wird diesen ablsen. PlanAhead ist gleich zeitig der Schlssel zur partiellen Rekonguration. Im PLC2Workshop Advanced PlanAhead lernt der Teilnehmer detailiertere Eingrismglichkeiten fr eine erfolgreiche Implementierung von FPGASchaltungen unter Verwendung von PlanAhead kennen. Basierend auf den im Essential PlanAhead erworbenen Fertigkei ten geht dieser Kurs mehr auf AreaConstraints in Form von Pblocks (physical blocks) und das damit verbun dene Floorplanning ein. In diesem Kontext werden u.a. LocationConstraints fr Einzelkomponenten genauso erzeugt, wie auch Implementierungsergebnisse voran gegangener Versuche ber das Arbeiten mit Partitions wiederverwendet werden. Auch die Vorbereitung zum

Anschlu von ChipScope Pro wird besprochen. Dies be inhaltet die Auswahl der zu prfenden Leitungen sowie die Konguration und Implementierung der notwendi gen CoreZellen (ICON und ILA). Zur Demonstration der Software werden bungen an mitgelieferten Designs durchgefhrt.
Anwendbare Technologien aktuelle FPGA-Technologien Voraussetzungen Detaillierte Kenntnisse der FPGA-Technologie und des XILINX Design Tool Flow Essential PlanAhead ist empfehlenswert. Dauer und Kosten 2 Tage, 1.350, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
PlanAhead Tool Project Manager n PlanAhead Tool Design Flows n Creating a Project n Project Manager n PlanAhead Tool Tips CORE Generator Tool Integration n Using the CORE Generator Software System n CORE Generator Software Design Flows I/O Pin Planning n Using the Pin Planning Environment n I/O Layout n Importing and Exporting an I/O Port List n Creating, Configuring, and Placing I/O Ports and Interfaces n Running DRC and Noise Analysis n Selecting Alternate Compatible Parts Project Navigator Integration with the PlanAhead Tool

Agenda
PlanAhead Software Review RTL Development and Analysis n RTL Design Flow Review n Exploring the Logic Hierarchy n Viewing the RTL Schematic n Analyzing Resource Estimates Placing Dedicated Resources n What is Floorplanning? n Making Placement Constraints Pblocks n Why Floorplan? n Design and Synthesis Recommendations n Pblocks n Floorplanning Tools Floorplanning Techniques n Floorplanning Principles n Floorplanning Methodologies n Case Study n Additional Floorplanning Tips Design Preservation with Partitions n Reasons for Partitioning n Setting Up for Partitions Debugging with the ChipScope Pro Tool n ChipScope Pro Tool Integration n Selecting Signals for Debugging n Configuring ChipScope Pro Tool Cores n Implementing ChipScope Pro Tool Cores n Launching the ChipScope Pro Analyzer

www 28 plc2.de

www 29 plc2.de

M e t h o d i k

Workshop Essential PlanAhead

Workshop Advanced PlanAhead

Mit steigender Integrationsdichte der FPGAs sind dem Entwickler zunehmend weniger Messmglichkeiten gege ben, das Design in der realen Funktion zu verizieren. Die geringe Anzahl von Chip I/Os im Verhltnis zu internen Verbindungen, Kosten und Packungsdichte der Leiterkar te sind Hauptkriterien fr ein FPGAintegriertes Logik Analyse Werkzeug. Mit ChipScope bietet XILINX die Option, interne FPGA Signale abzutasten und im RAM des FPGAs zwischenzuspeichern. ber die Hardware Schnittstelle zum PC kommuniziert die ChipScope Soft ware Applikation mit der zu testenden Hardware. In diesem Workshop werden die Mglichkeiten gezeigt, mit ChipScope anspruchsvolle FPGAVerikationen zu ermglichen und zu untersttzen. Insbesondere auch VHDL Einsteigern bietet dieses Werk zeug eine Alternative, ihr Design ohne umfangreiche HDL Simulation sicher in Betrieb zu setzen. Fr die Syn these besteht die Anforderung, dass durch Zufgen des Cores, Realtime Anforderungen nach wie vor eingehalten werden. Die Chipscope Cores werden an realen Designs erzeugt und mit FPGA Evaluierungsboard erarbeitet. Die Kursteilnehmer lernen, wie die Anwendung der Soft ware als LogicAnalyzer aufgebaut ist und in welcher

Weise dem Entwickler bekannte Funktionen wie Trigger Menue und Wave Darstellungen zur Verfgung stehen. Insbesonders bei EmbeddedController Applikationen ist dieses Werkzeug zu empfehlen, da prozessorinterne Bus signale parallel zum Debugging Werkzeug synchronisiert darstellbar sind. Auch bietet Chipscope die Mglichkeit, HDL basier te Simulationen zu beschleunigen, indem Daten aus der Hardware aufgezeichnet und der Simulation bereitgestellt werden. Der Teilnehmer lernt in diesem Workshop seine Produktivitt bei der XILINXFPGA Entwicklung zu verbessern.
Anwendbare Technologien XILINX FPGAs Voraussetzungen grundlegende Kenntnisse in XILINX FPGA Architektur sowie Grundlagen VHDL Dauer und Kosten 2 Tage, 1.350, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

In der Entwicklung moderner ASIC und FPGA Designs liegt der Hauptengpass zunehmend in der funktionalen Verikation. Eine Reduktion von Aufwand, Zeit und Kosten zuknftiger HWEntwicklungen kann nur durch signikante Verbesserungen im Bereich Verikations Methodik und Automation erreicht werden. Der vorliegende Workshop fhrt Design, Verikations und IntegrationsIngenieure praxisorientiert in den we sentlichen Industrietrend zur Reduktion von Verika tionsaufwnden ein: AssertionBased Verication (ABV). Den einfachsten Einstieg in die ABV und einen sofortigen Nutzen liefert die Verwendung von Assertions in Verbin dung mit formalen Verikationswerkzeugen. Diese Werk zeuge ermglichen die Verikation bereits whrend der RTL Entwicklung zu starten, Fehler wesentlich frher zu nden und fr viele Verikationsaufgaben den Aufwand im Vergleich zur Simulation erheblich zu senken. Anhand von realen Designbeispielen erlernen die Teil

nehmer die eziente Analyse und Verikation von VDHL und Verilog Designs mit Hilfe von System Verilog Assertions (SVA) Die bungen werden mit dem Verikationswerkzeug 360MV von OneSpin Solutions (Mnchen) durch gefhrt.
Anwendbare Technologien Alle (von Technologie unabhngig) Voraussetzungen Entwurf digitaler Schaltungen (RTL), Kenntnisse in VHDL und/oder Verilog, Grundkenntnisse in funktionaler RTL Verifikation sind hilfreich Dauer und Kosten 2 Tage, 1.350, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Grundlagen Assertion-Based Verification n Was ist Assertion-Basierte Verifikation (ABV)? n Vorteile und Einsatzbereiche von ABV n Simulations-basierte vs. formale ABV Automatische RTL Analyse n Auffinden von typischen RTL Kodierungsfehlern n Auffinden von Synthese-SimulationsDiskrepanzen n Auffinden von DesignOptimierungsmglichkeiten Einfhrung in System-Verilog Assertions (SVA) Formale Verifikation von SystemVerilog Assertions n Einlesen und Binden von SV Assertions n Ausfhrung der Verifikation n Interpretation der Verifikationsergebnisse Ezientes Debugging von Assertions und RTL Design n Debugging Flow und Automatisierung n Design Exploration Eziente RTL-Analyse und -Verifikation n Anwendungszenarien fr Designingenieure n Anwendungszenarien fr Verifikationsingenieure bungen am PC an realen Designbeispielen

Agenda
ChipScope Core und Tool bersicht n Die ChipScope Tool-Flows n Instantiieren und Core Generierung n Trigger Capture und Storage n Der Chipscope Analyzer Tips und Tricks n Fall Studien Performance Aspekte n Timing und Platzierungsoptimierung TCL Scripting n Remote Debugging Serial I/O ToolKit Chipscope + Agilent n Agilent Trace Core Applikationsbeispiele und bungen n Lab1: Using the Inserter Tool n Lab2: Using the Generator Tool n Lab3: Triggering and Visualization n Lab4: Tips and Tricks n Lab5: FPGA Editor based Modifications n Lab6: TCL Scripting n Lab7: Chipscope Remote Access

www 30 plc2.de

www 31 plc2.de

M e t h o d i k

Workshop ChipScope Integrierter Logic Analyzer fr XILINX FPGAs

Workshop Einfhrung in Assertion-Based Verification

Neben der physikalischen Implementierung ist die Schal tungssynthese ein entscheidender Schritt im Designzyklus eines FPGAs. Obwohl die gebruchlichsten Strukturen heute ezient und automatisch synthetisiert werden, sind in Bereichen mit hohen Taktraten und/oder hohen Integ rationsdichten zustzliche Eingrie des Entwicklers not wendig. Der Workshop Advanced Synthesis with XST behan delt sowohl grundlegende Synthesetechniken fr kombi natorische und getaktete Schaltungen als auch auf speziel len Attributen basierende fortschrittliche Techniken. Advanced Synthesis with XST ist besonders fr An wender interessant die bereits ber grundlegende FPGA Designerfahrung verfgen. Die im Workshop behan

delten Beispiele sind prinzipiell auf alle XILINX FPGA Technologien anwendbar.
Anwendbare Technologien Alle FPGA Technologien Voraussetzungen Programmierkenntnisse mit VHDL Kenntnis der FPGA-Technologie und XILINX Design Tool Flow Dauer und Kosten 2 Tage, 1.350, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
XST VHDL Coding Techniques n Comparator n FF/Latch n SRL n Counter n ROM/RAM n DDR-Resources n Finite State Machine (FSM) Reading Synthesis Report XST Synthesis Options n Register Duplication n Register Balancing n Resource Sharing FSM options - Encoding Algorithm/Style - Safe Implementation - FSM in BlockRAM n ROM/RAM Style - distributed - block n Asynchronous to Synchronous
n

Mit Einfhrung der ISE 12.1 Version wurde die Option Partial Reconguration (PR) neu verfgbar. Dieser Kurs zeigt, wie man das ISE, das PlanAhead und das EDK SoftwareTool nutzt, um eine partielle Rekon guration im FPGA anzuwenden, um FPGAs partiell kon gurieren zu knnen. Als Teilnehmer gewinnen Sie ein festes Verstndnis der XILINX PRTechnologie. Der Kurs zeigt die PREntwurfspraxis unter Nutzung der PlanAhead Software und die notwendigen Ablufe im Entwicklungsprojekt. Auch werden Techniken erlernt, wie Coding Style Ein uss auf die Resourcen und Timingbedingungen hat. Die unterschiedlichen Varianten des FPGA Rekongu rierens ( JTAG, SelectMap, Flash) werden in Theorie und Praxis behandelt. Modulare Kongurationen knnen wie derum unter Nutzung der EDK Software ber einen Em bedded Controller gesteuert erfolgen. Mit diesem Ansatz lassen sich auch sehr groe Designs

sinnvoll auf kleinere, gnstigere FPGAs implementieren. Zielgruppe sind FPGA Hardware Entwickler mit guten Kenntnisse der FPGA Architektur sowie des ISE Design Flows, die das FPGA in partiellen Bitstreams zur Laufzeit umkongurieren wollen. Die Seminarsprache ist Deutsch.
Anwendbare Technologien XILINX Virtex-5, Virtex-6 FPGAs Voraussetzungen Gute FPGA Grundkenntnisse Sprachkenntnisse VHDL oder Verilog Grundlagen des XILINX ISE Flows Von Vorteil: EDK Kenntnisse Dauer und Kosten 2 Tage, 1.350,- netto pro Teilnehmer inklusive Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Partial Reconfiguration Methodology n Overview n PR Terminology n PR Design Flow Partial Reconfiguration Design Recommendations n Design Requirements and Guidelines n Design Recommendations n PR Tool Flow Partial Reconfiguration Tool Flow n PR Flow Details n Scripted Flow FPGA Configuration Overview n Introduction to Configuration n Configuration Modes n Configuration Process Partial Reconfiguration Bitstreams n Bitstream Integrity n ICAP Silicon Resource Managing Clock Resources n Global Clocks n Regional Clocks n I/O Clocks Managing Timing n Timing n Timing Constraints n Timing Analysis n Simulation Partial Reconfiguration Debugging n General Debug n ChipScope Pro Debugging PCIe Core and Partial Reconfiguration n Partial Bitstream Booting n PCIe Core Bitstream Loading Labs Partial Reconfiguration Flow Building an HDL ICAP Controller n Partial Reconfiguration Timing Analysis and Constraints n EDK Partial Reconfiguration
n n

Synthese Constraints (Attribute und XCF) n Projektweite Einstellungen n Modulweite Einstellungen n Signalspezifische Einstellungen

www 32 plc2.de

www 33 plc2.de

M e t h o d i k

Workshop Advanced Synthesis with XST

Workshop XILINX Partial Reconfiguration

Signal- & Powerintegritt Analyse leicht gemacht


Signal- & Powerintegritt Analyse vor und nach dem Leiterplattenlayout Untersttzt Multi-Gigabit Anforderungen: PCI Express DDR2/3 USB 3.0 Rapid IO 10Gbps Ethernet ... Hohe Produktivitt durch leichte Bedienung Interface zu allen marktgngigen PCB Tools

Red Eyes

Ausbildungsschwerpunkt Technologie
Im Bereich Technologie haben wir Workshops und PowerWorkshops rund um die Technologie der XILINX FPGAs zusammengefasst. Je nach Vorbildung sowie der zur Verfgung ste henden Zeit und der Aufgabenstellung kann der Interessent zwischen den 3tgigen Workshops Compact FPGA Spartan Series oder Compact FPGA Virtex Series, Advanced FPGA Imple mentation oder den 5tgigen PowerWorkshops Professional FPGA und Expert FPGA whlen. Die Workshops Designing for Performance, FPGA Configuration, Timing Constraints, FPGA Board Design und Signal Integrity behandeln spezifische Themen der Designopti mierung. Die 5tgigen PowerWorkshops Professional FPGA und Expert FPGA vermitteln den Teil nehmern das notwendige Wissen rund um die Optimierung der FPGAs.

Technologie
Timing Constraints FPGA Configuration FPGA Board Design Professional FPGA Compact FPGA Spartan Series Compact FPGA Virtex Series Advanced FPGA Implementation Expert FPGA Designing for Performance Signal Integrity

Seite 36 37 38 39 40 41 42 43 46 47

Wenn schnelle Daten Flanken und neue Bustechnologien Bestandteil Ihres nchsten Designs sind, bentigen Sie die richtigen Werkzeuge. HyperLynx ist die fhrende High-Speed Design-Lsung, um vor dem LeiterplattenLayout Analysen und Abstimmungen vorzunehmen. Detaillierte Informationen finden Sie im Internet unter www.trias-mikro.de. Anwendungstechnische Fragen knnen direkt unter 0 2151/9 53 01-0 beantwortet werden.

Dauer (Tage) 2 2 2 5 2 2 3 5 3 3

Kosten 1.350 o. 14 TC 1.350 o. 14 TC 1.350 o. 14 TC 2.800 o. 35 TC 1.350 o. 14 TC 1.350 o. 14 TC 1.900 o. 21 TC 2.800 o. 35 TC 1.900 o. 21 TC 1.900 o. 21 TC

TRIAS Mikroelektronik GmbH Moerser Landstrae 408 D-47802 Krefeld, Germany Telefon: +49 (0)21 51/9 53 01- 0 Telefax: +49 (0)21 51/9 53 01-15 Email: info@trias-mikro.de

www.trias-mikro.de

www 34 plc2.de

The Design Automation and ASIC Solution Company

www 35 plc2.de

Te c h n o l o g i e

Workshop Timing Constraints


Die Entwicklung komplexer FPGAs mit anspruchsvollen Timingvorgaben stellt den Anwender vor neue Heraus forderungen. Vorgehensweisen wie z.B. Floorplanning, Relationally Placed Macros (RPM), Incremental/ Modular Design und spezielle zeitgesteuerte Implemen tierungsverfahren mit Hilfe sogenannter Timing Cons traints knnen hier sehr hilfreich sein. Der 2tgige Workshop Timing Constraints konzent riert sich auf solche zeitgesteuerte Implementierungsver fahren und richtet sich an FPGA Designer mit solidem XILINX FPGA Grundlagenwissen. Nach einer detaillierten Vorstellung des fr die statische Timing Analyse verwendeten Werkzeuges TRACE wer den typische Timingfehler und deren Ursachen analysiert. Ebenso lernen Sie wie diese Timingfehler behoben wer den knnen. Basierend auf der von XILINX entwickelten Timing Closure Strategie wird dann die gesamte ver fgbare Bandbreite der vorhandenen Timing Constraints vorgestellt. Behandelte Themen sind u.a. die Anwendung globaler Ti ming Constraints auf einfache synchrone Schaltungen so wie die Denition komplexer spezischer Pfade, wie z.B. Multi Cycle Constraints, FALSE PATH, bei allgemeinen Schaltungen. Neben der Mglichkeit diese Constraints mit dem XILINX Constraint Editor einzugeben wird auch die eziente Methode der direkten Timingspezi kation im UCF File geschult.
Anwendbare Technologien alle FPGA Technologien Voraussetzungen Detaillierte Kenntnisse des ISE Design System Dauer und Kosten 2 Tage, 1.350, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Workshop FPGA Configuration


Die Thematik der Konguration von XILINX FPGAs liegt diesem Kurs zu Grunde. Kongurationsspezisches Vorwissen ist dabei nicht notwendig. Ausgehend von Grundlageninformationen werden die Kongurations modi vorgestellt, um so eine solide Basis zur Auswahl der am besten geeigneten Kongurationsart zu schaen. Das JTAGInterface wird erklrt und deren Anwendung zur Konguration und Verikation erlutert. Des weiteren spielen PROMs mit Anwendungstipps, die Generierung von Dateien fr automatische Testeinrichtungen, Syste mACE sowie die Kongurationsmodi SPI und BPI eine Rolle. bungen helfen dabei, die Inhalte zu festigen.
Anwendbare Technologien alle FPGA Technologien Voraussetzungen Kenntnis der FPGA-Technologie und ISE Design Flow Dauer und Kosten 2 Tage, 1.350, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Basiswissen zur Konfiguration n Konfigurationsablauf n Konfigurationsmodi Serielle/parallele Konfiguration n Interface n Signalverlauf n Debugging n Schriftliche bung JTAG und SVF n JTAG zur Konfiguration, Readback und Verifizierung n Interne Register n BSDL n SVF-Kommandos und Dateierzeugung n PROMs Vorstellung der PROM-Familien n Datenkomprimierung und -Verschlsselung SystemACE n Vorstellung der Lsung n Versionsmanagement der Bitstreams n Mikrokontrollerinterface SPI/BPI bungen am PC und mit Evaluation Board

Agenda
Timing budget n Basic model n Input / Output Timing n Optimization of clock frequency n Pipelining n Multicycle XILINX Timing Closure Flow Timing Analyzer Common Timing Errors n Interpreting Timing Reports Basic Constraints n PERIOD Constraint n OFFSET Constraint n DUTY_CYCLE n MAX_DELAY n TIG n OFFSET XST timing constraints n Introduction n XST timing constraints n Timing model n Priority UCF/NCF FILES n Introduction n UCF Flow n UCF/NCF File Syntax n Common Constraints n Path-Specific Constraints The Constraints Editor n Creating Groups n Creating OFFSET IN/OUT Groups n Inter-clock Domain Constraining n Constraining Multi-cycle Paths n False Paths n Miscellaneous Options Constraint Priority Advanced Timing Constraints mit dem UCF File n FROM: TO and Groups n Groups with TNM n More on Groups n TPTHRU and TPSYNC n TIG n MAXDELAY and MAXSKEW n DCM Constraints

www 36 plc2.de

www 37 plc2.de

Te c h n o l o g i e

Workshop FPGA Board-Design


Mit der Verfgbarkeit der verschiedenen XILINX FPGA Familien werden sowohl die FPGA Designer als auch die Layoutentwickler mit neuen Realisierungsmglichkei ten und Herausforderungen konfrontiert. Verschiedenste Schnittstellen zu externen Komponenten ermglichen vielfltige Einsatzgebiete. Die dabei mglichen hohen Taktraten erfordern ein umfangreiches Wissen ber das physikalische Design im Umfeld des FPGA. Der 2tgige PLC2Workshop FPGA Board Design schult die Designer im praktischen Einsatz von XILINX FPGAs. Der Workshop richtet sich nicht nur an VHDL Entwickler, die auch physikalische Schnittstellen des FPGA einzubeziehen haben, sondern auch an Konstruk teure und PCBLayouter. Dabei wird auf die sich zum Teil widersprechenden Designrestriktionen beider Design teams eingegangen, um somit Methoden zur eektiven Realisierung der Kundenprojekte zu bermitteln. Basierend auf den PowerAnforderungen des FPGA (Grundlagen und PowerEstimator) werden Lsungen fr die Stromversorgung (AC/DC bzw. DC/DC Wand ler, Filtering und Decoupling) vorgestellt. Auf die fr hohe Takt bzw. Datenraten erforderliche Terminierung wird umfassend eingegangen, dabei werden verschiede ne Signalpegel und Terminierungsvarianten bercksich tigt. Ein spezielles Kapitel behandelt die Taktversorgung (Strategien und Realisierung) und die Verbindung zu highspeed Komponenten auf dem Board. Weiterhin wer den Regeln zum Leiterplattendesign (PCB tracing, Layer Stacking) erlutert.
Anwendbare Technologien Spartan-6 und Virtex-6 FPGAs, bei Bedarf auch ltere XILINX FPGA Plattformen Voraussetzungen Grundlegende Kenntnisse ber VHDL und FPGA-Implementierung Dauer und Kosten 2 Tage, 1.350, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

PowerWorkshop Professional FPGA


Der PLC2Workshop Professional FPGA schult den Neu bzw. Wiedereinsteiger in der Funktionsweise und bestmglicher Nutzung der Spartan/Virtex Design ressourcen. Der Schwerpunkt dieses Workshops liegt auf der Be schreibung der grundlegenden Architekturelemente der aktuellen Spartan/Virtex FPGAs. Nach einem berblick wird im Detail auf den Aufbau der einzelnen Funktions elemente eingegangen wie z.B. die Congurable Logic Blocks (CLB), I/OBlocks (IOB) fr source sowie sys temsynchrone bertragung im Single oder Double DataRateModus, DSP etc. Natrlich spielt dabei auf Grund der besonderen Bedeutung insbesondere die Takt struktur eine groe Rolle. Ferner werden dedizierte Hard wareblcke (z.B. GTP und PCIe) kurz angesprochen. Auerdem werden geeignete Coding sowie Interface techniken wie z.B. I/OStandards, Erzeugung und Ausga be von Taktsignalen, source und systemsynchrone Daten bertragung in parallelen oder seriellen Modi diskutiert. Die grundlegenden Befehle der Beschreibungssprache VHDL sowie die allgemeine Vorgehensweise der Imple mentierung von FPGADesigns sind nicht Bestandteil dieses Workshops. Hier wird auf die PLC2Workshops Compact VHDL bzw. Professional VHDL verwiesen. Die theoretischen Inhalte werden durch praktische bun gen am PC abgerundet.
Anwendbare Technologien aktuelle Spartan und Virtex FPGA-Technologien Voraussetzungen Grundkenntnisse in VHDL und Digitaltechnik sind hilfreich Grundkenntnisse im XILINX Design Flow Dauer und Kosten 5 Tage, 2.800, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Introduction and Architecture n Virtex technologies overview n Spartan technologies overview n Clocking resources n SelectIO and serial interfaces n Packaging n Configuration overview FPGA Power Supply n Power estimation n Power supply solutions n Power filtering and decoupling FPGA High-Speed Interfaces n High-speed signal standards n Signal interfacing n Transmission lines n Combining I/O standards n Signal coupling and translation n SSO n DCI / OCT FPGA Clocking n High-speed clock generation n Clock distribution n Board de-skewing Physical Design, Modeling and Simulation n PCB structures n Trace characteristics n Board design rules n PCB modeling and simulation Thermal Aspects n Thermal resistance, modeling and calculation, heat sink selection Labs:
Multiple Labs on

Agenda
CLB Architecture n Slice Resources n SLICEM, SLICEL, SLICEX n Design Tips Memory Resources n Distributed RAM n Block RAM n Memory Controller Block (MCB) DSP Resources n DSP Slice n Pre-Adder and Dynamic Pipeline Control n IP Support and Inference I/O Resources n I/O Electrical n I/O Logic and SERDES Resources n I/O Delay n I/O Power Savings Clocking Resources n Clock Networks n Global Clock Resources n Local Clock Resources n I/O Clock Resources n Clock Management Tile n Using the Architecture Wizard Dedicated Hardware n Serial Gigabit Transceiver n PCI Express Technology Interface n TEMAC n System Monitor Schnittstellentechniken n Single-ended/ Differentielle I/O Standards n Parallele/ Serielle Datenbertragung n Source-/ Systemsynchroner Modus

I/O placement with PlanAhead Power prediction n Demo reflection and crosstalk using HyperLynx n Thermal design
n n

www 38 plc2.de

www 39 plc2.de

Te c h n o l o g i e

Workshop Compact FPGA Spartan Series


Der PLC2Workshop Compact FPGA Spartan Series schult den Neu bzw. Wiedereinsteiger in der Funktions weise und bestmglichen Nutzung der Spartan Designres sourcen. Der Schwerpunkt dieses Workshops liegt auf der Beschrei bung der grundlegenden Architekturelemente der aktuel len Spartan FPGAs. Nach einem berblick wird im Detail auf den Aufbau der einzelnen Funktionselemente einge gangen wie z.B. die Congurable Logic Blocks (CLB), I/OBlocks (IOB) fr source sowie systemsynchrone bertragung im Single oder DoubleDataRateModus, DSP etc. Natrlich spielt dabei auf Grund der besonderen Bedeutung insbesondere die Taktstruktur eine groe Rol le. Ferner werden dedizierte Hardwareblcke (z.B. GTP und PCIe) kurz angesprochen. Auerdem werden geeig nete Codingtechniken diskutiert, welche der Synthese eine optimale Abbildung auf die Zielhardware erlauben. Die grundlegenden Befehle der Beschreibungssprache VHDL sowie die allgemeine Vorgehensweise der Imple mentierung von FPGADesigns sind nicht Bestandteil dieses Workshops. Hier wird auf die PLC2Workshops Compact VHDL bzw. Professional VHDL verwiesen. Die theoretischen Inhalte werden durch praktische bun gen am PC abgerundet.
Anwendbare Technologien aktuelle Spartan FPGA-Technologien Voraussetzungen Grundkenntnisse in VHDL und Digitaltechnik sind hilfreich Grundkenntnisse im XILINX Design Tool Flow Dauer und Kosten 2 Tage, 1350, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Workshop Compact FPGA Virtex Series


Der PLC2Workshop Compact FPGA Virtex Series schult den Neu bzw. Wiedereinsteiger in der Funktions weise und bestmglichen Nutzung der Virtex Designres sourcen. Der Schwerpunkt dieses Workshops liegt auf der Beschrei bung der grundlegenden Architekturelemente der aktuel len Virtex FPGAs. Nach einem berblick wird im Detail auf den Aufbau der einzelnen Funktionselemente einge gangen wie z.B. die Congurable Logic Blocks (CLB), I/OBlocks (IOB) fr source sowie systemsynchrone bertragung im Single oder DoubleDataRateModus, DSP etc. Natrlich spielt dabei auf Grund der besonderen Bedeutung insbesondere die Taktstruktur eine groe Rol le. Ferner werden dedizierte Hardwareblcke (z.B. GTP und PCIe) kurz angesprochen. Auerdem werden geeig nete Codingtechniken diskutiert, welche der Synthese eine optimale Abbildung auf die Zielhardware erlauben. Die grundlegenden Befehle der Beschreibungssprache VHDL sowie die allgemeine Vorgehensweise der Imple mentierung von FPGADesigns sind nicht Bestandteil dieses Workshops. Hier wird auf die PLC2Workshops Compact VHDL bzw. Professional VHDL verwiesen. Die theoretischen Inhalte werden durch praktische bun gen am PC abgerundet.
aktuelle Virtex FPGA-Technologien Voraussetzungen Grundkenntnisse in VHDL und Digitaltechnik sind hilfreich Grundkenntnisse im XILINX Design Tool Flow Dauer und Kosten 2 Tage, 1.350, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
CLB Architecture n Slice Resources n SLICEM, SLICEL, SLICEX n Design Tips Memory Resources n Distributed RAM n Block RAM n Memory Controller Block DSP Resources n DSP Slice n Pre-Adder and Dynamic Pipeline Control n IP Support and Inference I/O Resources n I/O Electrical n I/O Logic and SERDES Resources n I/O Delay Clocking Resources n Clock Networks n Global Clock Resources n I/O Clock Resources n Clock Management n Using the Architecture Wizard Dedicated Hardware n Serial Gigabit Transceiver n PCI Express Technology Interface

Agenda
CLB Architecture n Slice Resources n SLICEM, SLICEL n Design Tips Memory Resources n Distributed RAM n Block RAM DSP Resources n DSP Slice n Pre-Adder and Dynamic Pipeline Control n IP Support and Inference I/O Resources n I/O Electrical n I/O Logic and SERDES Resources
n n

I/O Delay I/O Power Savings

Clocking Resources n Clock Networks n Global Clock Resources n Local Clock Resources n I/O Clock Resources n Clock Management Tile n Using the Architecture Wizard Dedicated Hardware n Serial Gigabit Transceiver n PCI Express Technology Interface n TEMAC n System Monitor

www 40 plc2.de

www 41 plc2.de

Te c h n o l o g i e

Anwendbare Technologien

Workshop Advanced FPGA Implementation


Die Entwicklung komplexer FPGAs mit anspruchsvol len Timingvorgaben erfordert spezielle Vorgehensweisen wie z.B. Floorplanning, Relationally Placed Macros (RPM) und Incremental Design. Auch die Reprodu zierbarkeit funktionierender Designs (SmartCompile Design Preservation Techniques) ist hier von grosser Be deutung. Die Verwendung der graschen Designoberche Foun dation ISE erlaubt zwar eine schnelle und bersichtliche FPGA Implementierung, untersttzt jedoch nicht alle zur Verfgung stehenden Implementierungsoptionen. Diese Optionen knnen entweder ber das Command Line In terface oder mit Hilfe der TCL verwendet werden. Ad vanced FPGA Implementation konzentriert sich auf fort schrittliche FPGA Entwurfstechniken und richtet sich an FPGA Designer, die bereits ber ein solides Grundwissen auf dem Gebiet der XILINX FPGA Entwicklung ver fgen. Behandelte Themen sind: Scripting Techniken und Implementierung ber Com mand Lines, Modikationen und Probes mit dem FPGA Editor, Generierung und Verwendung von RPMs sowie Floorplanner und Incremental Design Techniken. bungen der Teilnehmer am PC runden die theoreti schen Grundlagen ab.
Anwendbare Technologien alle FPGA Technologien Voraussetzungen Grundkenntnisse einer FPGA Architektur (Spartan , Virtex ) wren hilfreich Detaillierte Kenntnisse des ISE Design System Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

PowerWorkshop Expert FPGA


Die Entwicklung komplexer FPGAs mit anspruchsvol len Timingvorgaben erfordert spezielle Vorgehensweisen wie z.B. Floorplanning, Relationally Placed Macros (RPM) und Incremental Design. Auch die Reprodu zierbarkeit funktionierender Designs (SmartCompile Design Preservation Techniques) ist hier von grosser Be deutung. Die Verwendung der graschen Designoberche Foun dation ISE erlaubt zwar eine schnelle und bersichtliche FPGA Implementierung, untersttzt jedoch nicht alle zur Verfgung stehenden Implementierungsoptionen. Diese Optionen knnen entweder ber das Command Line In terface oder mit Hilfe der TCL verwendet werden. Die ser 5tgige PowerWorkshop konzentriert sich auf fort schrittliche FPGA Entwurfstechniken und richtet sich an FPGA Designer, die bereits ber ein solides Grundwissen auf dem Gebiet der XILINX FPGA Entwicklung verf gen. Behandelte Themen sind: Scripting Techniken und Implementierung ber Com mand Lines, Modikationen und Probes mit dem FPGA Editor, Generierung und Verwendung von RPMs sowie Floorplanner und Incremental Design Techniken. Intensive bungen der Teilnehmer am PC runden die theoretischen Grundlagen ab.
Anwendbare Technologien alle FPGA Technologien Voraussetzungen Grundkenntnisse einer FPGA Architektur (Spartan , Virtex ) wren hilfreich Detaillierte Kenntnisse des ISE Design System Dauer und Kosten 5 Tage, 2.800, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Timing Closure Flow Achieving Timing Closure Advanced Implementation Control Tcl Scripting n Introduction n Managing Projects n Setting and Inspecting Properties n Design Implementation and Analysis n Advanced Scripting UCF Editing n Introduction n Common Constraints n Path-Specific Constraints n Additional Constraints n Constraint Priority SmartCompile Design Preservation Techniques n Introduction n SmartGuide n Partitions Floorplanning Eective Layout n Introduction n Area Constraints and I/O Layout n Floorplanner n PlanAhead Reduce Debug Time n FPGA Editor: Viewing and Editing a Routed Design n FPGA Editor Basics n Viewing Device Resources and Constrained Path n In-Circuit Testing

Agenda
Timing Closure Flow Achieving Timing Closure Advanced Implementation Control Tcl Scripting n Introduction n Managing Projects n Setting and Inspecting Properties n Design Implementation and Analysis n Advanced Scripting UCF Editing n Introduction n Common Constraints n Path-Specific Constraints n Additional Constraints n Constraint Priority Advanced I/O Timing n Timing Introduction n Input Timing and Constraints n Output Timing and Constraints SmartCompile Design Preservation Techniques n Introduction
n n

SmartGuide Partitions

Floorplanning Eective Layout n Introduction n Area Constraints and I/O Layout n Floorplanner n PlanAhead Reduce Debug Time n FPGA Editor: Viewing and Editing a Routed Design n FPGA Editor Basics n Viewing Device Resources and Constrained Path n In-Circuit Testing Lab 1: Achieving Timing Closure Lab 2: Tcl Scripting Quick Reference: UCF Common Constraints Lab 4: Advanced I/O Timing n System Synchronous SDR Interface n Source Synchronous DDR Interface Lab 5: SmartCompile

www 42 plc2.de

www 43 plc2.de

Te c h n o l o g i e

Antwort-Fax 076 64 / 9 13 13-99


Absender
Name Firma Abteilung Strae PLZ/Ort Telefon e-mail Fax

Zimmerreservierung im Tagungshotel erwnscht


Anreise Abreise

Ich mchte mich zu folgendem Workshop/Seminar anmelden


Workshop / Seminar Termin Ort

Rechnungsanschrift, falls abweichend


Firma Strae Abteilung PLZ / Ort Referenz

Bezahlung durch TC von Frau/Herr


Die genaue Anschrift des Veranstaltungsortes erhalten Sie mit der Anmeldebesttigung. Wir bitten um rechtzeitige Anmeldung, das Platzangebot ist begrenzt. Bei Rckfragen stehen wir Ihnen unter

% 0 76 64/9 13 13-0 oder Fax 0 76 64/9 13 13-99 oder e-mail: info@plc2.de gerne zur Verfgung.

Workshop Designing for Performance with XILINX FPGAs


Dieser PLC2Workshop beinhaltet eine umfassende Dar stellung der aktuell neuesten XILINX FPGAs. Neben der Architektur programmierbarer Bausteine, konzentriert sich dieser Workshop auf den kompletten XILINX FPGA Design Flow sowie Methoden und Vorgehensweisen fr eziente FPGA Entwicklung. Gerade die Erzielung hchster Taktraten bei gleichzeitig hoher Ausnutzung ist hug eine groe Herausforderung bei der Entwicklung der FPGAs. Die Verwendung spezischer Timing Constraints kann hier der entscheidende Schlssel zum Erfolg sein. Timing Constraints und deren Verwendung ist daher ei ner der Schwerpunkte. Die Beschreibungssprache VHDL hat sich schon weitgehend in den Entwicklungsabteilun gen etabliert. Dieser Workshop zeigt anhand von Beispie len, wie VHDL im Designzyklus eingebunden wird bzw. welche grundlegenden Strategien bei der Logiksynthese verfolgt werden sollten. Da die Beschreibungssprache VHDL nicht Bestandteil dieses Workshops ist, sollten die Teilnehmer ber grundlegende VHDL Kenntnisse ver fgen. Hier wird auf den Workshop Compact VHDL oder den PowerWorkshop Professional VHDL verwie sen. Die theoretischen Inhalte werden durch praktische bungen am Laptop/PC abgerundet.
Anwendbare Technologien Spartan6 / Virtex6 Voraussetzungen Basiswissen XILINX FPGA Architekturen Grundlagen ISE Design System Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Workshop Signal Integrity


Die neuen XILINX FPGA Familien gestatten Interfaces mit hohen Takt bzw. Datenraten, bei denen der Entwick ler gezwungen ist, die Eekte der Signalintegritt zu be rcksichtigen. Der 3tgige PLC2Workshop Signal Integrity richtet sich an Entwickler, die highspeed Schnittstellen zwi schen einem XILINX FPGA und anderen Komponen ten implementieren wollen. Der Teilnehmer wird in die Lage versetzt, zu beurteilen, wann die Signalintegritt zu bercksichtigen ist. Zur weiteren Analyse stehen z.B. IBIS Modelle zur Verfgung, deren Einsatz und Erstellung be schrieben werden. Diese Modelle bilden die Grundlage fr weitergehende Analysen (Reexionen, bersprechen, etc.) mit HyperLynx. Basierend auf diesen grundlegenden Analysen lernt der Teilnehmer die Simulation schneller paralleler Interfaces, wie beispielsweise 800 / 1066 Mbit/s Memories. Die Simulation der seriellen Schnittstellen er folgt basierend auf verschiedenen Designkits, deren de signspezische Anpassung mit einer Lab gezeigt wird.
Anwendbare Technologien

Voraussetzungen Grundlegende Kenntnisse ber VHDL und FPGA-Implementierung Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Introduction and Architecture n Virtex technologies overview n Spartan technologies overview n Clocking resources n SelectIO and serial interfaces n Packaging n Configuration overview Transmission Lines n Basics n Critical trace length IBIS Models and Signal Integrity Tools n IBIS standard n IBIS editor n XILINX IBIS models n SI tools n HyperLynx Reflections and Crosstalk n Reflection effects and calculation n Minimizing reflections: trace termination n Crosstalk effects and calculations n Minimizing crosstalk Signal Integrity Analysis n Methods in general n Modeling of components n System analysis: High-speed memory interfaces RocketIO transceiver GTP/GTX Power Supply n Impedance inductance n Bypassing Technology Specific Solutions n Powering n Signal interfacing n Packaging and thermal aspects Labs: Invoking HyperLynx Analysis of reflection effects n Analysis of crosstalk effects n Memory interface example n Serial I/O example
n n

Agenda
Designing with FPGA Resources n Introduction n I/O n Block RAMs and FIFOs n DSP48 Resources Core Generator Software System n Overview n Using the CORE Generator Software System n CORE Generator Software Flow Virtex6 and Spartan6 Clock Resources n Virtex6 Clock Networks n Spartan6 Clock Networks FPGA Design Techniques n Duplicating Flip-Flops n Pipelining n I/O Flip-Flops n Synchronization Circuits Introduction to Ecient Synthesis and Coding Tips n Achiving Timing Closure n Timing Reports n Interpreting Timing Reports Path-SpecificTiming Constraints Part 1 n Creating Groups n Inter-Clock Domain Constraints n Multi Cycle Path Path-SpecificTiming Constraints Part 2 n False Path n OFFSET Constraints n Miscellaneous Constraints n Advanced Implementation Options Advanced MAP and Place & Route Options n SmartXplorer n SmartGuide Technology bungen am PC

www 46 plc2.de

www 47 plc2.de

Te c h n o l o g i e

Alle XILINX Plattformen, speziell aber Spartan-6 und Virtex-6 FPGAs.

Advanced Verification & Debug Technologies ModelSim / Questa


Durch den Einsatz neuer Verifikationsmethodiken wird die Verifikationszeit drastisch reduziert: Assertions zeigen sofort, wo ein unerwartetes Verhalten whrend der Simulation auftritt, die Suche nach der Ursache entfllt. Constrained-Random Stimulusgenerierung ermglicht eine sehr schnelle Abdeckung aller relevanten Flle. Die Beschreibung der Stimulusgeneratoren ist kurz und aussagekrftig. Functional Coverage ermglicht die Messbarkeit des Verifikationsfortschritts durch abstrakte Beschreibung von Funktionalitten, die direkt dem Verifikationsplan zugeordnet werden knnen.

Ausbildungsschwerpunkt Applikationen
Im Bereich Applikationen sind Workshops und PowerWorkshops rund um die Applikationen der XILINX FPGAs zusammengefasst. Je nach aktueller Aufgabenstellung kann der Interessent zwischen verschiedenen Anwendungs bereichen und Schwerpunkten whlen. Neben Anwendungsbereichen wie High Speed IO, Ethernet MAC oder DSP werden ebenso Schulungen aus dem Anwendungsgebiet Embed ded Design , Designing fast Memory Controller oder PCI Express angeboten, z.B. der 3tgige Workshop Embedded Systems Design und der 5tgige PowerWorkshop Professional Embedded Systems Design. Auch die Workshops Embedded Systems Soft ware Design , Designing with PCI Express, Embedded OpenSource Linux Development und Advanced Embedded Systems Design sowie der PowerWorkshop Professional PCI Express sind auch dieses Jahr fester Bestandteil in unserem Programm. Neu in diesem Bereich ist der 2tgige Workshop Embedded Linux on MicroBlaze Processor.
Dauer Kosten (Tage) 3 1.900 o. 21 TC 5 2.900 o. 35 TC 3 1.900 o. 21 TC 2 o. 3 1.350 / 1.900 o. 14 / 21 TC 2 1.350 o. 14 TC 2 1.350 o. 14 TC 3 1.900 o. 21 TC 5 2.900 o. 35 TC 3 1.900 o. 21 TC 5 2.900 o. 35 TC 2 1.350 o. 14 TC 3 1.900 o. 21 TC 2 1.350 o. 14 TC 3 1.900 o. 21 TC 5 2.900 o. 35 TC 3 1.900 o. 21 TC 5 2.800 o. 35 TC 3 1.900 o. 21 TC

Eigenschaften: Untersttzung der Standardsprachen VHDL, Verilog, SystemVerilog, SystemC, PSL Effektivere Testbenches durch Constrained-Random Methodik Beobachtbarkeit des Designs durch Nutzung von Assertions (SystemVerilog oder PSL) Objektive Messbarkeit des Simulationsfortschritts durch Funktionale Coverage Direktes Abbilden des Verifikationsfortschritts auf den Testplan

Mchten Sie wissen, wie man diese Methodiken nutzt, um eine effizientere Verifikationsumgebung aufzubauen? Sprechen Sie uns an! Detaillierte Informationen finden Sie im Internet unter www.trias-mikro.de

TRIAS Mikroelektronik GmbH Moerser Landstrae 408 D-47802 Krefeld, Germany Telefon: +49 (0)21 51/9 53 01- 0 Telefax: +49 (0)21 51/9 53 01-15 Email: info@trias-mikro.de

Embedded Systems Design Professional Embedded Systems Design Advanced Embedded Systems Design Embedded Systems Software Design Embedded Linux on MicroBlaze Processor Embedded Open-Source Linux Development DSP Implementation Techniques Professional DSP DSP Design using System Generator Expert DSP Design using System Generator High-Speed Memory Interfacing Designing with Multi-Gigabit Serial I/O Designing with Ethernet MAC Controllers Designing with PCI Express Professional PCI Express Designing a PCI System Professional PCI Designing a PCI - X System

50 51 52 53 54 55 58 59 60 61 62 63 64 65 66 67 68 69

www.trias-mikro.de

www 48 plc2.de The Design Automation and ASIC Solution Company

www 49 plc2.de

Appilkationen

Applikationen

Seite

Workshop Embedded Systems Design


Der 3tgige PLC2Workshop Embedded Systems De sign vermittelt das notwendige Wissen, um Embedded Systeme innerhalb der XILINX FPGAs zu entwickeln. Eine umfassende Einfhrung in die modulare Embedded System Erstellung mit MicroBlaze oder PowerPC Archi tektur setzt Teilnehmer in die Lage, einfache und auch komplexe, individuelle Hardware Platformen zu erstellen, die mit dem Standard Wizzard des Base System Builders nicht mglich sind. Die Hardware und Software Projektverwaltung ist ein wei terer Themenschwerpunkt dieses Workshops. Zielgruppe sind Hardware und Embedded Entwickler mit Gundlagen kenntnis der XILINX FPGA Entwicklungsumgebung. Demgegenber bietet der Workshop Embedded System Software Design den Fokus auf die SDK basierte Soft wareentwicklung und ist als Aufbaukurs empfohlen. Die bungen werden an realer Hardware durchgefhrt. Die Seminarsprache ist Deutsch.
Anwendbare Technologien XILINX FPGAs Voraussetzungen Kenntnisse von FPGA Architekturen, Programmiersprachen VHDL und C sind von Vorteil. Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

PowerWorkshop Professional Embedded Systems Design


Der 5tgige PLC2PowerWorkshop Professional Embed ded Systems Design wendet sich an Hardware sowie hard warenahe Embedded Software Entwickler, die besonders praxisnah in die Thematik Embedded System Programmie rung auf XILINX FPGAs geschult werden mchten. Grundlagenkenntnisse im XILINX FPGA Design Flow werden nicht vorausgesetzt, sind aber von Vorteil. Die Controller Programmierung umfasst MicroBlaze und Po werPC und wird mit dem XILINX Embedded Design Toolkit realisiert und veriziert. Der erste Teil des Work shops widmet sich der Erstellung der Embedded Platform und der zweite Teil dem Software Design Flow unter Eclipse SDK Dieser Workshop zeichnet sich besonders durch zahlreiche praktische bungen aus. Die Seminarsprache ist Deutsch.
Anwendbare Technologien XILINX FPGAs Voraussetzungen VHDL und FPGA Architekturkenntnisse Grundlagen der Programmiersprache C Dauer und Kosten 5 Tage, 2.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Embedded Processor Design n Embedded Overview n EDK Processes and Management n Hardware Design Environment Hardware Design n Buses: Arbiter, Master, Slave n Bus Details: PLB, DCR, LMB, FSL n IP Delivery Architecture and Configurations n MicroBlaze Processors n PowerPC Processors n Interrupt Systems Software Design Flow n GNU Tool Chain n Eclipse SDK Creating User IP Peripherals n Peripheral File Formats n XPS Directory Structure n Peripheral Wizzard n IPIF Templates Hardware Peripheral Simulation n Simulation Libraries n Bus Functional Model (BFM) Embedded Projekt Management n Tool Integration n Peripheral Integration Jeder wichtige Themenbereich wird mit bungen am FPGA Hardware Board ergnzt.

Agenda
Embedded Processor Design n Embedded Overview n EDK Processes and Management n Hardware Design Environment Hardware Design n Buses: Arbiter, Master, Slave n Bus Details: PLB, DCR, LMB, FSL n Memory Controller n IP Delivery Architecture and Configurations n MicroBlaze Processors n PowerPC Processors n Interrupt Systems Creating User IP Peripherals n Peripheral File Formats n XPS Directory Structure n Peripheral Wizzard n IPIF Templates System HDL Simulation n Simulation Libraries n Bus Functional Model (BFM) n ISE Testbench with Processors Software Platform Development n Writing Code in the XILINX Environment Software Development Using SDK n Address Management n Software Interrupts n Software Platform Download and Boot Software Verification Using SDK n Application Debugging n Application Profiling Creating Custom Device Drivers Advanced Services and Operating Systems Embedded Projekt Management n Tool Integration n Peripheral Integration In tglichen bungen am FPGA Hardware Board wird das Wissen praktisch umgesetzt.

www 50 plc2.de

www 51 plc2.de

Appilkationen

Workshop Advanced Embedded Systems Design


Der PLC2Workshop Advanced Embedded Systems De sign baut auf die Grundlagen der Workshops Embedded Systems Design oder Embedded Systems Software De sign auf und vermittelt notwendige Kenntnisse, komple xe Embedded Controller Systeme zu erweitern, zu analy sieren und zu debuggen. Jedes Lernmodul wird durch praktische bungen an Hardware Boards oder Simulation intensiviert. Die Seminarsprache ist Deutsch. Dieser Workshop kann als PowerWorkshop zusammen mit Designing with Ethernet MAC Controller in der gleichen Woche fr 2.900 gebucht werden.
Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlegende Kenntnisse von EDK/XPS und der Programmiersprachen VHDL und C Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Workshop Embedded Systems Software Design


Dieser Workshop richtet sich an SoftwareEmbedded Entwickler, die FPGA basierte Controller im XILINX FPGA programmieren mchten. Die Besonderheit der FPGA Lsung besteht in einer neu en Dimension von Flexibilitt, wo Hardware sowohl des Prozessors wie auch der Peripherie bei bereits bestehen der Hardware der Leiterkarte dem Bedarf an Leistung, Echtzeitfhigkeit, Anzahl Schnittstellen, Verlagerung von Softwarefunktion in Hardware u.v.m. nachtrglich vern dert werden kann. So entsteht eine exible Plattform, die an vernderte Bedingung wie z.B. modularer Inbetrieb nahme, Debug/ProduktRelease oder auch neuen Spezi kationen adaptiert wird. Die Parallelverarbeitung im FPGA erlaubt dem Soft wareentwickler Programme zu entechten oder zeit kritische Funktionen in die Hardware auszulagern um Echtzeitfhigkeit zu gewhrleisten. Auch knnen Mehr Controller Lsungen in einem Chip umgesetzt werden. Den Teilnehmern werden Kenntnisse vermittelt, Control ler Projekte selbst zu generieren, zu analysieren, umzuge stalten, ProjektLibraries zu bilden, Projekte zu managen und die FPGA Hardware zu kongurieren. Der dritte Tag widmet sich der praktischen Umsetzung und kann optio nal gebucht werden. Das Erstellen von Embedded Hardware Plattformen wird in dem PLC2 Workshop Embedded Systems Design be handelt.
Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlegende MicroController Kenntnisse Dauer und Kosten 2 oder 3 Tage, 3. Tag optional: Praxisbungen 1.350,- netto pro Teilnehmer (2 Tage Workshop) 1.900,- netto pro Teilnehmer (3 Tage Workshop) inklusive Schulungsunterlagen, Pausengetrnke und Mittagessen

Agenda
Review EDK n Review Features and Toolflow n Multi Processors Projects PowerPC 440 Details n Crossbar Configurations n DMA Memory Controllers n IP Cores of Memory Controllers n Configuration of DDRAM Memory Controller n File Systems: SysACE, MFS Interrupt Systems n MicroBlaze and PowerPC Interrupts n Interrupt Controllers n Interrupt Handlers and Initialization Co-Debugging of Hardware and Software n Synchronizing Debugger and Chipscope User Peripherals n Creating Co-processors (APU, FSL) n Moving Software to Hardware Profiling n Analyzing Software Performance Simulation n Bus Functional Model Simulation n iSIM and Modelsim Simulation Board Support Packages n Third Party OS n Generating the BSP n XMK: XILINX Micro Kernel Bootloader Initialization n Applications for External Memory n Flash Programming bungen am PC mit FPGA Evaluierungsboard

Agenda
Procesors, Peripherals, and Tools Software Platform Development Writing Code in the XILINX Environment Software Development Using SDK Address Management Software Interrupts Software Platform Download and Boot Application Debugging Application Profiling Writing a Custom Device Driver Advanced Services and Operating Systems Project Management with the XILINX Design Tools Optionaler dritter Tag bungen und Praxis am PC mit FPGA Board n Basic System Implementation n Application Development n Software Interrupts n Debugging n SDK Profiling n Writing a Device Driver n File Systems

www 52 plc2.de

www 53 plc2.de

Appilkationen

Workshop Embedded Linux on MicroBlaze Processor


Dieser Workshop vermittelt zuerst einmal Grundlagen eines Embedded Linux Betriebssystems. Die Architek tur unterscheidet den Linux Kernel und die User Appli kationsebene. Der Kernel wird in aller Regel individuell erstellt und in diesem Workshop fr eine individuelle MicroBlaze Plattform gebildet, wobei Petalogix auf Open Source aufsetzt, aber auch Support bietet und mit diesen Vorteilen hier genutzt wird. Von der Prozessoruntersttzung bis zu Netzwerkunterstt zung werden notwendige Kenntnisse vermittelt und der Kernel konguriert, kompiliert und veriziert. Auch das Einbinden von OpenSource Peripherien mit notwendiger Treibererstellung ist Thematik in Theorie und Anwendung. Mit der Teilnahme an diesem Workshop sind Sie in der Lage, ein individuelles Embedded Linux System aufzu setzen. Die Seminarsprache ist Deutsch.
Anwendbare Technologien XILINX FPGAs Voraussetzungen FPGA Grundkenntnisse Grundlagen der Programmiersprache C Grundlagen von Linux sind von Vorteil Grundlagen von Embedded Systemen Dauer und Kosten 2 Tage, 1.350,- netto pro Teilnehmer inklusive Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Workshop Embedded Open-Source Linux Development


Der zweitgige Workshop wendet sich an FPGA System entwickler, Embedded Systementwickler und Systemar chitekten und vermittelt Kenntnisse, ein OpenSource Linux Betriebssystem auf einem XILINX FPGA Ent wicklungsboard zu installieren. Beginnend mit der Er stellung der Hardware Plattform wird ein Linux Kernel fr den PowerPC Prozessor mit Peripherieuntersttzung bootfhig eingerichtet. In der Theorie wird das Konzept von Linux in seinen Komponenten als OpenSource Embedded Betriebssys tem erlutert mit den Komponenten wie Netzwerkunter sttzung, Debugging und Proling. Die Anwendungen sind im XILINX Design Flow integriert.
Anwendbare Technologien XILINX FPGAs mit PowerPC Prozessor Voraussetzungen Erfahrung in C/C++ Programmierung Grundlagen des XILINX FPGA Design Flows (ISE/EDK) Grundkenntnisse der PowerPC Prozessor Architektur Grundlagen der Kommandozeilen Syntax unter Linux Dauer und Kosten 2 Tage, 1.350,- netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Embedded Linux Demystified Introduction to PetaLinux Build and Boot Linux n Application Development n Application Debugging n Networking and TCP/IP n Device Drivers and Modules n MMU vs noMMU n Boot and Bootloader n Building the MicroBlaze Platform n Custom Hardware Development and Interfacing
n n

Custom Device Drivers OpenCores and Wishbone

Folgende bungen am FPGA Board begleiten den Workshop: n Embedded Linux / Desktop Linux n Build and Boot Linux n Networking n Driver and Modules n Memory Management Unit n Building the Platform n Custom Hardware Integration n Develop a simple Linux Driver

Theorie n Erstellung einer Linux Entwicklungsumgebung auf einer vorgetesteten FPGA Hardware Plattform. n Das Grundkonzept eines Embedded Linux Betriebssystems n Konfigurieren des Linux Kernels fr das XILINX FPGA Projekt n Bestimmung von Scheduling und Prozesssynchronisation unter dem Betriebsystem Linux sowie deren Anwendung n Analyse der Systemanforderungen fr Prozesskommunikationen n Systemanforderungen des Linux Memory Managers sowie Anwendung auf die FPGA Plattform n Erstellung und Einrichten von Linux Software Treibern n Grundkenntnisse, um Linux Programme erstellen zu knnen

Praxis Lab 1: Building the Environment Die Erstellung eines Linux Entwicklungssystems auf dem FPGA Board unter der XILINX Software Suite und von OpenSource Komponenten. Skriptablufe unter Linux. n Lab 2: Basic Linux System Die Kernel Konfiguration, Erstellung des Kernels mit einem root File System, Erstellung eines minimalen rootfs sowie dem Linux login. n Lab 3: Boot Loader Analyse des Bootvorgangs, Erstellung des Bootloaders , boot von Linux mit U-Boot und boot von Linux mit NFS rootfs. n Lab 4: Peripherals and Drivers Programmierung eines Kernel Moduls, Kompilieren externer Module und Erstellung eines einfachen Peripherie Treibers
n

www 54 plc2.de

www 55 plc2.de

Appilkationen

Agenda

Wir lassen Ihre Projekte

nicht im Regen stehen!

PLC2 Programmable Logic Competence Center GmbH Hugstmattweg 30 79112 Freiburg Telefon: +49 (0) 7664 91313-0 Telefax: +49 (0) 7664 91313-99

NewTec GmbH System-Entwicklung und Beratung Heinrich-von-Stephan-Str. 8b 79100 Freiburg Telefon: +49 (0) 761 21117-31 Telefax: +49 (0) 761 21117-41

www.plc2.de

www.newtec.de

High Speed

FPGA
PLD

UML

requ
SIL

irements

SysML

VHDL
www 56 plc2.de

Te s t

em

bed

ded realtim

DO178B
www 57 plc2.de

Workshop DSP Implementation Techniques for XILINX FPGAs


Der Workshop DSP Implementation Techniques schliet die bestehende Lcke zwischen DSP System De signern und Hardware Entwicklern. Neben der Beschrei bung wie DSP Algorithmen ezient implementiert wer den knnen, wird auch gezeigt wie Entscheidungen auf Systemebene den Entwicklungsvorgang, als auch die Pro duktkosten beeinussen knnen. Damit richtet sich dieser Workshop an Entwickler, die mit Produktentwicklungen betraut sind, bei welchen digitale Signalverarbeitung be ntigt wird. Der PLC2Workshop DSP Implementation Techniques konzentriert sich auf System Design, Hardware Design und DSP Algorithmen. Obwohl zu Beginn ein kurzer Abriss der grundlegenden DSP Theorie prsentiert wird, sollten die Teilnehmer ber ein fundamentales Grundwissen auf folgenden Gebieten verfgen: n btastraten & FIR (Finite Impulse Response) A and IIR (Innite Impulse Response) Filter n szillatoren, Mixer und FFT O (Fast Fourier Transformation) Algorithmen Die theoretischen Inhalte werden durch bungen am Laptop/PC abgerundet.
Anwendbare Technologien Alle FPGA Technologien Voraussetzungen Grundlagen ISE Design System Grundlagen VHDL Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

PowerWorkshop Professional DSP for XILINX FPGAs


Professional DSP for XILINX FPGAs schliet die be stehende Lcke zwischen DSP System Designern und Hardware Entwicklern und zeichnet sich durch einen sehr hohen Praxisanteil aus. Er ist fr FPGA Entwickler konzi piert, die noch keine oder wenig DSP Erfahrung mitbrin gen. Nach einer umfassenden Einfhrung in die besonders fr DSP Anwendungen wichtigen Architekturmerkmale der XILINX FPGAs wird gezeigt, wie DSP Algorithmen ezient in FPGAs implementiert werden knnen. Auch wird gezeigt, wie Entscheidungen auf der Systemebene die Implementierung und die Funktion der DSP Anwendung beeinussen knnen. Whrend des breit angelegten Praxis teils werden die Teilnehmer eigenstndig Schaltungen aus den unterschiedlichsten DSP Anwendungsbereichen mit VHDL beschreiben und mit Hilfe spezieller Test Benches verizieren. Hug vorkommende externe Komponenten wie ADC, DAC oder Operationsverstrker werden da bei mit Hilfe von VHDL modelliert. Nach abschlieen der Synthese kann die ordnungsgeme Funktion dieser Schaltungen durch die Portierung auf reale Systeme/Test Boards veriziert werden. Jeder Teilnehmer verfgt dabei neben dem Test Board ber alle hierzu notwendigen Ein richtungen wie Entwicklungsrechner mit Designsoftware und Netzteil. Dadurch wird ein bestmglicher Bezug auf die reale und praxisnahe Entwicklerttigkeit geschaen. Selbstverstndlich knnen auch konkrete Aufgabenstel lungen im Rahmen des Praxisteils bearbeitet werden.
Anwendbare Technologien
Alle FPGA Technologien Voraussetzungen Grundlagen ISE Design System Grundlagen VHDL Dauer und Kosten

Agenda
Being on the same wavelength n Basic terminology and acronyms used in DSP design n Sample rates and bit widths used in DSP applications n DSP Building blocks and processing requirements Some Bits about Numbers n Numbering formats, range and precision n Mathematical operations using a variety of formats Tuning the receiver n Structure and resources of XILINX devices n n Estimating DSP building block sizes & Implementingthemultiplicationfunction n Bit width impact on system level decisions Memories are Made of This n Block versus Distributed memory & Me mory aspect ratios and their manipulation n SRL16E and the delay function Selective Filters n FIR filter specifications and implementations & Selection of a technique for a given specification n Effects of halfband and interpolated filters n Creating an SDA FIR filter with Core Generator One Filter Doesnt Make a System n Rate changing and how it effects FIR filter choice n Filtering algorithms that exploit device architecture n Importance of connectivity versus isolated functions Dont Block the Data Path n Strategies for FFT implementation & Achieving bandwidth requirements of the FFT bungen am PC

Agenda
Basic DSP n Basic terminology and acronyms used in DSP design n Sample rates and bit widths used in DSP applications n DSP Building blocks and processing requirements Representing numbers n Numbering formats, range and precision n Mathematical operations using a variety of formats FPGA DSP ressources n Structure and resources of XILINX devices n Estimating DSP building block sizes & Implementing the multiplication function Bit width impact on system level decisions n On Chip Memory n Block versus Distributed memory & Memory aspect ratios and their manipulation n SRL16E and the delay function Designing Filters n FIR filter specifications and implementations & Selection of a technique for a given specification n Effects of half band and interpolated filters n Creating an SDA FIR filter with Core Generator Designing DSP Systems n Rate changing and how it effects FIR filter choice n Filtering algorithms that exploit device architecture n Importance of connectivity versus isolated functions Overview FFT Design n Strategies for FFT implementation & Achieving bandwidth requirements of the FFT Verification of DSP Designs n Test Benches incl. external components n Modelling external components (ADC, Amplifier, DAC) Labs

www 58 plc2.de

www 59 plc2.de

Appilkationen

5 Tage, 2.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Workshop DSP Design using System Generator


Die Produktivitt des Entwicklers im FPGA Design kann durch Einsatz mathematischer Tools bedeutend gesteigert werden. Dieses gilt insbesondere fr signalverarbeitende Algorithmen. Der Workshop "DSP Design using System Generator" zeigt die Mglichkeiten und vermittelt not wendige Kenntnisse, DSP Strukturen in grascher Um gebung zu entwickeln, zu simulieren und im XILINX FPGA zu implementieren. Insbesondere Mglichkeiten, die FPGA Hardware an das Simulink Werkzeug zu kop peln, sowie umfangreiche Stimulus Elemente der Matlab Libraries, verkrzen den Design Zyklus der HDL Veri kation. Ein weiterer Vorteil besteht in der Methodik, nichtlineare Randbedingungen wie Wortbreite, Stti gungs und Rundungsverhalten vor der Implementierung zu analysieren. Zwei bungen pro Seminartag am Laptop vermitteln die notwendige Praxis.
Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlagenkenntnisse der digitalen Signalverarbeitung Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

PowerWorkshop Expert DSP Design using System Generator


Mit dem PowerWorkshop Expert DSP Design using Sys tem Generator bietet PLC2 einen Workshop, der in 5 Tagen besonders praxisnah und mit erweiterten Themen die Einarbeitung in den Matlab/Simulink basierten Desi gnow gewhrleistet. Matlab und XILINX kombinieren Ihre Werkzeuge, so dass der FPGA Entwurf in grascher Form, eektiver und damit in krzerer Zeit gelingt. Ins besondere Mglichkeiten, die FPGA Hardware an das Simulink Werkzeug zu koppeln, sowie umfangreiche Sti mulus Elemente der Matlab Libraries, ermglichen kr zere Entwicklungszyklen. Ein weiterer Vorteil besteht in der Methodik, nicht lineare Randbedingungen wie Wort breite, Sttigungs und Rundungsverhalten vor der Im plementierung zu analysieren, so dass die Architektur den realen Bedingungen entsprechend entwickelt wird. Die Themeninhalte werden durch vielfltige bungen mit Hardware intensiviert.
Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlagenkenntnisse der digitalen Signalverarbeitung. Dauer und Kosten 5 Tage, 2.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Matlab Simulink Basics n Stimulus and Response n Sampling and Resolution n Design Hierarchy and Subsystems XILINX System-Generator Basics n Interfacing and Data Types n Constructing the Design n System-Generator Blockset Digital Filter Implementations n FIR Filters n IIR Filters n Parallel Filters n Sequential Filters Verification n Simulink Verification n HDL Co-Simulation n Hardware Verification

Signals in System-Generator n Signal Conversion n Signal Extraction Implementing System Control n Control Mechanisms n Block Operations n Implementing .m File Functions Multi-Rate Systems n Sample Rate Conversion n Simulink Propagation Rules n Timing Constraints Designing with Shared Memories n Memories, Shared Memories n Register based Interfaces n BlockRAMs and FIFOs Achieving Higher Performance n Timing Analysis Compilation n Performance Improvements

Matlab Simulink Basics n Stimulus and Response n Sampling and Resolution n Design Hierarchy and Subsystems XILINX System-Generator Basics n Interfacing and Data Types n Constructing the Design n System-Generator Blockset Digital Filter Implementations n FIR Filters n IIR Filters n Distributed Arithmetic Filters n Parallel Filters n Sequential Filters n Semi-parallel Filters n FFT Filters Verification n Simulink Verification n HDL Co-Simulation n Hardware Verification n Testbench Verification Signals in System-Generator n Signal Conversion n Signal Extraction n Expression Blocks Implementing System Control n Control Mechanisms n Block Operations n Implementing .m File Functions

Micro Controllers n PicoBlaze in Simulink n MicroBlaze and PowerPC n Creating CoProcessors Multi-Rate Systems n Sample Rate Conversion n Sample Rate Changing Blocks n Simulink Propagation Rules n Timing Constraints DSP Macro Programmierung n DSP48: Programming the Core n Pipelining an Algorithm Creating Various Submodules for ISE n File Structure n HDL Flow, Netlist Flow n Simulation Flow n Timing and Area Constraining Designing with Shared Memories n Memories, Shared Memories n Register based Interfaces n BlockRAMs and FIFOs Achieving Higher Performance n Timing Analysis Compilation n Performance Improvements

www 60 plc2.de

www 61 plc2.de

Appilkationen

Agenda

Agenda

Workshop High-Speed Memory Interfacing


Die neuen Spartan6 und Virtex6 FPGA Plattformen ge statten schnelle Interfaces zu externen Speichern. Dabei kommen neue IOBs in den FPGAs und weiterentwickelte Wizards zum Generieren der Controller zum Einsatz. So verlagern sich die Herausforderungen in der Realisierung vom FPGA auf das PCB. Bei den hohen Datenraten bedarf das Boarddesign sehr hohe Aufmerksamkeit. Der 2tgige PLC2Workshop HighSpeed Memory Interfacing richtet sich sowohl an FPGA Entwickler als auch an System und Layoutdesigner, die schnelle Memory schnittstellen implementieren und im System nutzen wollen. Mit diesem Workshop wird der Entwickler in die Lage ver setzt, die verfgbaren Optionen der IOBs eektiv einzuset zen und diese gemeinsam mit dem PCBDesign erfolgreich fr das Interfacing einzusetzen. Dabei stehen die Belange der Signalintegritt im Vordergrund. Es werden sowohl die Signalqualitt als auch das Timing eingehend behandelt. Anhand von Boards mit DDR2 / DDR3 Memories werden praktische Design und Verikationsbeispiele erlutert. Die Simulationsoptionen werden vorgestellt. Im Kurs werden Richtlinien fr eine erfolgreiche Realisierung von schnellen MemoryInterfaces erarbeitet.
Anwendbare Technologien Spartan-6 und Virtex-6 FPGAs, ltere FPGA Familien auf Anfrage Voraussetzungen Grundlegende Kenntnisse ber VHDL und FPGAImplementierung Dauer und Kosten 2 Tage, 1.350,- netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Workshop Designing with Multi-Gigabit Serial I/O


Die neuen Spartan6 LXT und Virtex6 FPGA Plattfor men gestatten serielle Interfaces im Gbit/sBereich. Dabei kommen neue Transceiver zum Einsatz, fr deren schnelle und eektive Nutzung ein umfangreiches Wissen erfor derlich ist. Der 3tgige PLC2Workshop Designing with Multi Gigabit Serial I/O richtet sich an Entwickler, die serielle Schnittstellen im Gbit/sBereich implementieren und im System nutzen wollen. Mit diesem Workshop wird der Entwickler in die Lage versetzt, alle verfgbaren Features der RocketIOs eektiv einzusetzen, die fr die Features notwendigen Schnittstel len und Attribute festzulegen, mit dem im CoreGenerator integrierten Architecture Wizard die RocketIO Primiti ves zu instanziieren, um somit projektspezische Schnitt stellen oder standardisierte serielle Interfaces zu realisie ren. Mit dem Serial I/O Toolkit fr ChipScope wird eine eektive Verikation der seriellen bertragungstrecke gezeigt. Themen zur Signalintegritt einschlielich eines Simulationsbeispieles und Hinweise zum Boarddesign ge ben praktische Hinweise zur Realisierung.
Anwendbare Technologien Spartan-6 und Virtex-6 FPGAs, ltere FPGA Familien auf Anfrage Voraussetzungen Grundlegende Kenntnisse ber VHDL und FPGAImplementierung Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Introduction n Spartan-6 / Virtex-6 technology overview n Memory solutions overview n DDR2 / DDR3 standard n Write / read leveling Logical Design n Usage of the XILINX resources n Options and challenges n Design parameters Physical Design n PCB design parameters n PCB design requirements n Board-Level simulations n PCB design rules n Power supply System Analysis n FPGA timing analysis n PCB timing analysis n System timing analysis n Design parameter optimization n Summarizing all design rules Test and Debugging n Functional verification n Option and strategies for debugging Labs:
n n n n n n

Agenda
Introduction n Spartan-6 / Virtex-6 technology overview n GTP overview n GTX overview n GTH overview Clocking, timing and RESET Physical Coding Sublayer n Fabric interface n Encoding / decoding n Symbol alignment, clock correction n Channel bonding Physical Media Attachment n Serial IO n Pre-Emphasis and equalization Implementation and Verification n Architecture Wizard n SecureIP simulation n ChipScope IBERT design System Design n 64B/66B and 64B/67B encoding and the Gearbox n PMA Layer details n Boarddesign n Link optimization n Test and debugging Labs:
n n n n n n n n

Controller design Logic simulation memory interface Timing analysis memory interface Test and verification DDR2 / DDR3 memory interface Verification physical layer (reflection and crosstalk) Verification physical layer (timing)

Coding/encoding lab Using Commas and K-character symbols Clock correction Channel bonding Using Architecture Wizard Implementation and Simulation 64B/66B encoding System-Lab: from Planning to Debugging / Link Optimization

www 62 plc2.de

www 63 plc2.de

Appilkationen

Workshop Designing with Ethernet MAC Controllers


Das Ethernet Protokoll ndet in vielfltigen Applikatio nen Anwendung. XILINX oeriert hierfr verschiedene Soft und embedded Hardware Realisierungen, fr deren schnelle und eektive Nutzung ein umfangreiches Wissen erforderlich ist. Der 2tgige PLC2Workshop Designing with Ethernet MAC Controllers schult den Designer im praktischen Einsatz von Ethernet Implementierungen im FPGA. Da bei wird ausgehend von den Grundlagen des Ethernet Standards auf Protokollbeschreibung und OSI Schichten modell eingegangen. Die Anwendung der XILINX spezi schen Ethernet Lsungen wird beschrieben und anhand von bungen gefestigt. Dem Teilnehmer wird das fr die erfolgreiche Implemen tierung notwendiges Wissen zum Hardwaredesign sowie zu der Softwareentwicklung vermittelt. Zum Abschluss des Workshops wird ein Ethernet basier tes Beispiel in realer Hardware auf einem XILINX FPGA Evaluation Board implementiert und getestet. Die bungen schlieen eine Designimplementierung mit EthernetVerbindung Board zum PC mit ein.
Anwendbare Technologien XILINX FPGAs Voraussetzungen Grundlegende Kenntnisse ber VHDL und FPGA-Implementierung mit ISE bzw. EDK sowie Programmierung mit C werden vorausgesetzt. Dauer und Kosten 2 Tage, 1.350, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Workshop Designing with PCI Express


Mit der Verfgbarkeit der Spartan6 / Virtex6 Familien ergeben sich eektive PCI Express (PCIe) Lsungen, be sonders unter Verwendung der auf den Chips vorhande nen EmbeddedIP Cores. Zu Beginn gibt dieser Kurs eine Einfhrung in die No menklatur, das bertragungsprotokoll und wichtige De tails zur Erzeugung von Datenpaketen. Damit verfgt der Teilnehmer ber eine solide Grundlage fr die Implemen tierung seiner Applikation. Der Schwerpunkt des Kurses liegt dann auf der Simulation und Umsetzung der Aufga benstellung an einem konkreten Beispiel. Damit wird ein bestmglicher Realittsbezug geschaen und eine ezien te Wiederverwendbarkeit des Erlernten gesichert. Beson deres Augenmerk ist auf das LocalLinkInterface gelegt, welches die Schnittstelle zwischen der Userapplikation und der Corezelle selber darstellt. Die vorhandenen Sig nale und deren korrekte Verwendung werden detailiert besprochen. Whrend des Kurses wird mit Spartan6 als Zielhardware gearbeitet. Das Erlernte ist jedoch prinzipiell auf die ande ren Technologien bertragbar.
Anwendbare Technologien Spartan-6 und Virtex-6 FPGAs (aber auch Virtex-5) Voraussetzungen Grundkenntnisse VHDL Grundkenntnisse im XILINX Design Tool Flow Grundkenntnisse Spartan-6/ Virtex-6 Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
n n n n n n n n n n n n n n n n

Agenda
Labs
n n n n n

Ethernet Basics Networking Standards Ethernet Frames MAC: Media Access Control Network Protocols Ethernet Hardware Physical Layer Ethernet Interfaces LocalLink Interface Flow Control Management Interface XILINX EMAC Solutions 10/100 EMAC GEMAC XGEMAC TEMAC

Analyzing Ethernet packets VLAN and Jumbo Frames Implementation using CoreGen Using Embedded Ethernet Cores Web-Server Application

PCIe Layers n Architecture n Packet Routing n Packet Assembly / Disassembly n Packet Types and Transfers PCIe Protocol n Transaction Types n TLP Fields n TLP Requests PCIe Configuration n Configuration Address Space n Configuration Mechanism n Legacy and PCIe Configuration

XILINX PCIe Solutions n Embedded Core n PCIe and CoreGen n Local Link Interface n Native Interface n Control Interfaces n Errors and Interrupts PCIe Design Example n Application Example Labs: Constructing the PCIe Core Downstream Port Model Simulation n Pseudo-Transactional Modeling n Design Implementation n Debugging the PCIe Core with the ChipScope Pro Tools
n n

www 64 plc2.de

www 65 plc2.de

Appilkationen

PowerWorkshop Professional PCI Express


Mit der Verfgbarkeit der Spartan6 / Virtex6 Familien ergeben sich eektive PCI Express (PCIe) Lsungen, be sonders unter Verwendung der auf den Chips vorhandenen EmbeddedIP Cores. Zu Beginn gibt dieser Kurs eine Einfhrung in die Nomen klatur, das bertragungsprotokoll und wichtige Details zur Erzeugung von Datenpaketen. Damit verfgt der Teilneh mer ber eine solide Grundlage fr die Implementierung seiner Applikation. Der Schwerpunkt des Kurses liegt dann auf der Simulation und Umsetzung der Aufgabenstellung an einem konkreten Beispiel. Damit wird ein bestmglicher Realittsbezug geschaen und eine eziente Wiederver wendbarkeit des Erlernten gesichert. Besonderes Augen merk ist auf das LocalLinkInterface gelegt, welches die Schnittstelle zwischen der Userapplikation und der Core zelle selber darstellt. Die vorhandenen Signale und deren korrekte Verwendung werden detailiert besprochen. Whrend des Kurses wird mit Spartan6 als Zielhardware gearbeitet. Das Erlernte ist jedoch prinzipiell auf die ande ren Technologien bertragbar. Dieser Kurs legt mehr als der Workshop Designing with PCIe Wert auf das praktische Arbeiten und Analysieren.
Anwendbare Technologien Spartan-6 und Virtex-6 FPGAs, aber auch ltere XILINX FPGA Plattformen Voraussetzungen Grundkenntnisse VHDL Grundkenntnisse ISE Grundkenntnisse Spartan-6/ Virtex-6 Dauer und Kosten 5 Tage, 2.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Workshop Designing a PCI System with XILINX FPGAs


Die Verfgbarkeit modernster programmierbarer Tech nologien mit hohen Komplexitten, verbunden mit kom plexen parametrisierbaren IPCore Zellen ernet dem Systementwickler neue Mglichkeiten. LogiCore PCI ist eine komplett verizierte IPCore Zelle mit garantierter Funktion und garantiertem Timingverhalten. Damit las sen sich komplexe PCI basierende Systeme in krzester Zeit entwickeln und verizieren. Das ozielle XILINX Design und Trainingszentrum PLC2 ist Kooperations partner im XILINX Xperts und XILINX Customer Edu cation Programm und ist seit mehr als 10 Jahren auf die XILINX Technologien spezialisiert. Der 3tgige PLC2 Workshop Designing a PCI System with XILINX FP GAs beinhaltet die Grundlagen des PCI Standards im berblick und konzentriert sich auf die Entwicklung von Initiator / Target Applikationen unter Verwendung der LogiCore PCI Zelle. Die Kursteilnehmer werden in die Lage versetzt eigene PCI basierende Systeme zu denieren sowie zu verizieren und zu entwickeln. Die theoretischen Inhalte werden durch bungen am PC abgerundet.
Anwendbare Technologien alle XILINX FPGA Technologien fr die PCI Core Zellen verfgbar sind Voraussetzungen Detaillierte Kenntnisse des ISE Design System Grundlagen VHDL Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Agenda
Introduction to Spartan-6 / Virtex-6 Introduction to PCI Express n PCIe Basics n Topology n PCIe Standards: Gen1 & Gen2 PCIe Layers n Architecture n Transaction Layer n Data Link Layer n Physical Layer PCIe User Interface n Transaction Types n TLP Fields n Packet Routing n TLP Requests and Completion Packets n Local Link Interface PCIe Initialization and Configuration n Configuration Mechanisms n Configuration Registers n Configuration Capabilities XILINX PCIe Solutions n Soft Cores n Embedded Cores PCIe Usage n CoreGen Wizards n PCIe Implementation and Simulation n Handling Interrupts and Errors n Handling Power Management PCIe Design Example n Application Example Labs:
n n n n n

Agenda
PCI Fundamentals n PCI Local Bus Architecture n PCI Signals n Basic Bus Operations n PCI Addressing and Bus Commands n PCI Configuration Designing a PCI System n Overview of XILINX LogiCore Operations n The User Configuration Module n The User Application Interface n Target transactions -> Target Read,Target Write n Initiator transactions -> Initiator Read, Initiator Write Building FIFOS for XILINX PCI n Generic FIFOS, special FIFOS Designing a Target Engine n Designing a Initiator Engine XILINX verification strategies n Behavioral Agents and Testbench bungen am PC

Multiple Labs on Exploring the PCIe Protocol Generation of PCIe Cores Simulating PCIe Cores Running a System Application

www 66 plc2.de

www 67 plc2.de

Appilkationen

PowerWorkshop Professional PCI for XILINX FPGAs


Der PLC2PowerWorkshop PCI Professional for XILINX FPGAs zeichnet sich wie auch die anderen PLC2 PowerWorkshops durch einen hohen Praxisanteil aus. Er ist fr FPGA Entwickler konzipiert, die PCI Schnitt stellen auf der Baugruppe realisieren wollen. Die von XILINX verfgbare PCI LogiCore Zelle ist eine komplett verizierte IP Zelle mit garantiertem Funktions und Timingverhalten, die dem Anwender neue Mglichkei ten zur Implementierung von PCI Schnittstellen ermg licht. Nach einer umfassenden Einfhrung in den PCI Standard, lernen die Teilnehmer wie Target/Initiator Implementierungen mit der PCI LogiCore Zelle reali siert werden. Whrend des breit angelegten Praxisteils, entwickeln die Teilnehmer anschlieend eigenstndig komplexe PCI Applikationen und verizieren diese nach anschlieender Implementierung durch die Portierung auf reale Systeme/PCI Test Boards. Jeder Teilnehmer verfgt dabei neben demPCI Test Board ber alle hier zu notwendigen Einrichtungen wie Entwicklungsrech ner mit Designsoftware, sowie den notwendigen PCI Softwaretreibern, um die ordnungsgeme Funktion der Baugruppe zu verizieren. Dadurch wird auch hier ein bestmglicher Bezug auf die reale und praxisnahe Entwick lerttigkeit geschaen. Selbstverstndlich knnen auch konkrete Aufgabenstellungen im Rahmen des Praxisteils bearbeitet werden.
Anwendbare Technologien alle XILINX FPGA Technologien fr die PCI Core Zellen verfgbar sind Voraussetzungen Detaillierte Kenntnisse des ISE Design System Grundlagen VHDL Dauer und Kosten 5 Tage, 2.800, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Workshop Designing a PCI-X System with XILINX FPGAs


Die Verfgbarkeit modernster programmierbarer Technologien mit hohen Komplexitten, verbun den mit komplexen parametrisierbaren IPCore Zel len, ernet dem Systementwickler neue Mglich keiten. Der neue Standard PCIX ist eine rckwrts kompatible Erweiterung des bekannten PCI Standards und bietet dem Anwender, bezogen auf den bekannten PCI Standard, eine bis zu achtfache bertragungsband breite. Die LogiCore PCIX Core Zelle ist ein komplett veriziertes PCIX Funktionsmakro mit garantierter Funktion und garantiertem Timingverhalten. Damit las sen sich komplexe PCIX basierende Systeme in krzester Zeit entwickeln und verizieren. Das ozielle XILINX Design und Trainingszentrum PLC2 ist Kooperationspartner im XILINX Xperts und XILINX Customer Education Programm und ist seit mehr als 10 Jahren auf die XILINX Technologien spezia lisiert. Der 3tgige PLC2Workshop Designing a PCIX System with XILINX FPGAs beinhaltet die Grundla gen des PCIX Standards im berblick und konzentriert sich auf die Entwicklung von Initiator/Target Applikati onen unter Verwendung der LogiCore PCIX Zelle. Die Kursteilnehmer werden in die Lage versetzt eigene PCIX basierende Systeme zu denieren sowie zu verizieren und zu entwickeln. Die theoretischen Inhalte werden durch bungen am PC abgerundet.
Anwendbare Technologien alle XILINX FPGA Technologien fr die PCI-X Core Zellen verfgbar sind Voraussetzungen Detaillierte Kenntnisse des ISE Design System Grundlagen VHDL

Agenda
PCI Fundamentals n PCI Local Bus Architecture n PCI Signals n Basic Bus Operations n PCI Adressing and PCI Bus Commands Designing a PCI System n Overview of XILINX PCI LogiCore Operations n The User Configuration Module n The User Application Interface n Target / Initiator Transactions Building FIFOs for XILINX PCI LogiCore n Generic and special FIFOs Designing a Target Engine Designing an Initiator Engine Praxisteil mit Verifikation/Download in realer Hardware Entwicklung, Implementierung und Verifikation einer PCI Target Schnittstelle Entwicklung, Implementierung und Verifikation einer PCI Initiator Schnittstelle

Agenda
PCI-X Fundamentals n Differences between PCI and PCI-X n Local Bus Architecture n Signals and Terminology n Protocol Rules n 64-Bit Transactions n Device Specification XILINX PCI-X Solutions n Introducing the XILINX LogiCore PCI-X Interface n Overview of XILINX PCI-X LogiCore Operation The User Configuration Module How the LogiCore represents PCI-X bus signals n How the User-Application Interface works
n n

Designing with the XILINX PCI-X Interface n Interfacing buffers with the PCI-X LogiCore n Designing a Target engine n Designing an Initiator engine n Handling Configuration Transactions n Handling PCI transactions bungen am PC

www 68 plc2.de

www 69 plc2.de

Appilkationen

Dauer und Kosten 3 Tage, 1.900, netto pro Teilnehmer inklusive ausfhrlichen Schulungsunterlagen sowie Pausengetrnken und Mittagessen

Unsere Chartbreaker Ihre Wahl !


Seminare
Neben unseren mehrtgigen PLC2Workshops fhren wir in Zusammenarbeit mit der Firma Avnet Silica EMG GmbH Seminare mit unter schiedlichen Themen durch. Diese Seminare ermglichen Entwicklern, Teamleitern sowie Mitarbeitern der Fhrungs ebene einen Einblick in die vielseitigen Mg lichkeiten rund um die FPGA Entwicklung. Unsere Referenten vermitteln Ihnen kompetent und auf verstndliche Art und Weise selbst schwierige Sachverhalte und Zusammenhnge. Alle Teilnehmer erhalten ausfhrliche Seminar unterlagen die auch spter noch als Nachschla gewerk verwendet werden knnen. Selbst verstndlich ist der Seminarleiter gerne bereit Ihre Fragen rund um die behandelten Themen zu beantworten. Es wird zwei kleinere Unterbrechungen geben in denen kleine Snacks gereicht werden, am Mittag gibt es ein reichhaltiges Bffet im Tagungshotel. Gegen 16.30 Uhr neigt sich das Seminar dem Ende zu und sollte Ihnen einiges Neues vermittelt bzw. fr den einen oder ande ren als update gedient haben. Lesen Sie auf den nachfolgenden Seiten alle Informationen, die Sie zu den Seminaren ben tigen. Sollten weitere Fragen auftauchen, wenden Sie sich an uns, wir werden Ihnen diese gerne beant worten.

Seminare
PCI Express Partial Reconfiguration PlanAhead

Seite 72 73 74

Dauer (Tage) 1 1 1

Kosten Kostenlos Kostenlos Kostenlos

Von unserem Service technisch und logistisch sind ber 14.000 Kunden europaweit berzeugt. Und 25 der fhrenden Halbleiterhersteller. Obwohl fokussiert, deckt unser Produktportfolio vom einfachen diskreten Bauelement bis hin zu Produkten mit hohem Design-in Anspruch nahezu den kompletten Komponentenbedarf ab. Und unser erfahrenes Team aus Applikationsspezialisten und Vertriebsingenieuren untersttzt Sie bei der Auswahl der richtigen Bauteile. Nach Bedarf erarbeiten wir zusammen mit Ihnen auch mageschneiderte Lsungen genau nach Ihren Erfordernissen technisch, logistisch oder in puncto Supply Chain Optimierung. Mehr dazu bei Ihrem Silica Team in einem unserer lokalen Verkaufsbros oder unter www.silica.com Poing Tel: 08121 777-02 Bad Camberg Tel: 06434 9046 30 Berlin Tel: 030 214882-0 Braunschweig Tel: 0531 22073-0 Herne Tel: 02323 96466-0 Stuttgart Tel: 0711 78260-01

www 70 plc2.de

SILICA | The Engineers of Distribution.

www 71 plc2.de

S e m i n a r e

Seminar PCI-Express
PCIExpress (PCIe) hat als PCbasierte Kommuni kationsschnittstelle breiten Anklang gefunden und ist heute schon in zahlreichen Systemen im Einsatz. Diese Weiterentwicklung der ursprnglichen PCISpezika tion basiert jetzt auf PunktzuPunktVerbindungen im GigabitBereich. In diesem Seminar lernt der Teilnehmer grundlegende Begrie und Zusammenhnge kennen und erfhrt, wie ein PCIebasiertes System auf und umgesetzt werden kann. Nach einer Begrisdenition wird das Schichtenmodell der PCIeKommunikation genauso besprochen, wie auch elementares Wissen aus dem bertragungsprotokoll und dem Paketaufbau. Zur Veranschaulichung der Materie wird ein Beispiel design von der Pike auf entwickelt. Die dabei notwen digen Arbeitsschritte wie z.B. Erzeugung des IPCores, Simulation, Debugging sowie die Implementierung wer den whrend der Erarbeitung schrittweise erlutert. Zum Nachweis der Funktionalitt wird dieses Design auf ein Evaluierungsboard geladen und im PC einem ab schlieenden Praxistest unterzogen.
Anwendbare Technologien Spartan-6 (analoge Vorgehensweise fr andere FPGA-Familien) Voraussetzungen Kenntnisse des ISE Design Flows Kenntnisse der HDL-basierten Schaltungssimulation Dauer und Kosten 1 Tag, die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch

Seminar Partial Reconfiguration


Mit Einfhrung der ISE 12.1 Version wurde die Option Partial Reconguration (PR) neu verfgbar. Die mit der partiellen Rekonguration einher gehende Systemexibilitt erlaubt es dem Anwender die Funktion des FPGAs onthey zu verndern. Gerade bei Funk tionseinheiten die nicht zu jedem Zeitpunkt im FPGA bentigt werden ermglicht diese Technik auch kleinere Bausteine einzusetzen. Beispielsweise kann eine Kommu nikationseinheit stets im FPGA verbleiben whrend an dere Einheiten wie Filter, Encoder/Decoder usw. nach Be darf im Betrieb hinzugefgt oder entfernt werden knnen. Dieses in Kooperation mit Silica durchgefhrte Seminar zeigt, wie die XILINX Toolkette zur partiellen Rekongu ration der XILINX FPGAs genutzt werden kann. Als Teilnehmer gewinnen Sie ein festes Verstndnis der XILINX PRTechnologie und lernen die PREntwurfs praxis unter Nutzung der PlanAhead Software und die notwendigen Ablufe im Entwicklungsprojekt kennen. Dieses Seminar ist fr FPGA Hardware Entwickler kon zipiert die ihre FPGA Designs mit partiellen Bitstreams zur Laufzeit rekongurieren wollen.
Anwendbare Technologien XILINX Virtex-5, Virtex-6 FPGAs Voraussetzungen Kenntnisse der FPGA Architektur sowie des ISE Design Flows sind von Vorteil aber nicht Bedingung. Dauer und Kosten 1 Tag, die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch

Agenda
Introduction to PCIe Architecture n Overview n Terminology n Architecture n Protocol Basics PCIe and the Core Generator Tool n Core Selection n Configuration Space Simulating a PCIe System Design n Simulation Points n Simulation Methods n Building Testbenches Connecting Logic to the Core Local Link n PCIe Link and System Interface Signals n Common Transaction Interface Signals n Transceiver Interface Signals n Configuration Interface Signals Implementing a PCIe Design n Constraints n Implementation Options n Implement for Debugging (ChipScope) Debugging PCIe n Simulation n PCITree n ChipScope

Agenda
Partial Reconfiguration Methodology n Overview n PR Terminology n PR Design Flow Partial Reconfiguration Design Recommendations n Design Requirements and Guidelines n Design Recommendations n PR Tool Flow Partial Reconfiguration Tool Flow n PR Flow Details n Scripted Flow FPGA Configuration Overview n Introduction to Configuration n Configuration Modes n Configuration Process Partial Reconfiguration Bitstreams n Bitstream Integrity n ICAP Silicon Resource Managing Clock Resources n Global Clocks n Regional Clocks n I/O Clocks Managing Timing n Timing n Timing Constraints n Timing Analysis n Simulation Partial Reconfiguration Debugging n General Debug n ChipScope Pro Debugging

www 72 plc2.de

www 73 plc2.de

S e m i n a r e

Evaluation Boards / Prototypen Boards


Seminar PlanAhead
PlanAhead ist heute als ein leistungsfhiges Analyse und FloorplanningSoftwarepaket fester Bestandteil jeder ISESoftwareversion. Es entwickelt sich zusehends zu einer Ersatzoberche zum Projektnavigator und wird diesen ablsen. PlanAhead ist gleichzeitig der Schlssel zur partiellen Rekonguration. In diesem Seminar lernt der Teilnehmer den Arbeits ow fr eine erfolgreiche Implementierung von FPGA Schaltungen unter Verwendung von PlanAhead kennen. Hierfr werden zunchst die Mglichkeiten der Software sowie die Verzeichnis und Dateistruktur aufgezeigt. In diesem Zusammenhang werden auch die unterschiedli chen Projektarten errtert (RTL, PinPlanning, Imple mentierung, Analyse), wobei die Betonung fr den weite ren Verlauf insbesondere auf der Projektierung von HDL basierten Designaufgaben liegt. Neben der Erzeugung oder der Einbindung von RTLSourcedateien wird auch das PinPlanning sowie das Floorplanning gezeigt und an praktischen, PCbasierten Aufgabenstellungen demons triert und errtert. Im Zuge der auf Strategien basierten Implementierung werden auch Analysemethoden wie z.B. der Design Rule Check (DRC) oder SSN Noise Analysis aufgezeigt.
Anwendbare Technologien aktuelle FPGA-Technologien Voraussetzungen Grundkenntnisse der FPGA-Technologie und des XILINX Design Tool Flow sind hilfreich Dauer und Kosten 1 Tag, die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch

Um unsere Kunden noch umfassender in ihrer Weiterbildung untersttzen zu knnen bieten wir spezielle XILINX FPGA Evaluation Boards des bekannten Herstellers Digilent Inc. an. Dem interessierten Schulungsteilnehmer steht damit die Mglichkeit offen, ein fr ihn attraktives Pa ket aus Workshops und den dazu passenden Boards zu schnren. Dieses Angebot richtet sich insbesondere an FPGA Neueinsteiger die das in einem Workshop erworbene Wissen direkt in Hardware umsetzen mchten. Identische Boards werden nach Mglichkeit auch zur Implementie

rung der in den einzelnen Workshops behandel ten Beispiele verwendet. Das in einem Workshop erworbene theoretische Wissen kann dann an schlieend im Unternehmen mit einem solchen FPGA Evaluation Board unmittelbar in die Pra xis umgesetzt werden. Darber hinaus umfasst unser BoardPortfolio nicht nur XILINX FPGA Evaluation Boards son dern auch weitere anspruchsvolle FPGA und Controller Boards sowie Zubehr. Eine umfas sende bersicht finden Sie unter www.plc2.de oder direkt bei www.digilentinc.com.

Agenda
PlanAhead Tool Project Manager n PlanAhead Tool Design Flows n Creating a Project n Project Manager n PlanAhead Tool Tips I/O Pin Planning n Using the Pin Planning Environment n I/O Layout n Importing and Exporting an I/O Port List Creating, Configuring, and Placing I/O Ports and Interfaces n Running DRC and Noise Analysis n Selecting Alternate Compatible Parts
n

Evaluation Boards / Prototypen Boards


Spartan 3E Starter Board Virtex-II Pro Development System BASyS 2 FPGA Board NEXyS 2 FPGA Board XUPV5 Virtex5 OpenSPARC Evaluation Platform ATLyS Spartan6 FPGA Development Kit NetFPGA

Floorplanning n Area Constraints (Pblock) n LOC Constraints n BEL Constraints n Fixed and Unfixed Constraints

Seite 77 77 78 79 80 81 82

www 74 plc2.de

www 75 plc2.de

B o a r d s

ugh in ns. ro reakth A solutio b G er ful a pow nt ost FP c ides

Dienstleistungsangebote fr FPGA Boards


A breakthrough in low-cost FPGA solutions.
The Spartan 3E Starter Board provides a powerful and highly advanced self-contained development platform for designs targeting the Spartan 3E FPGA from Xilinx. It features a 500K gate Spartan 3E FPGA with a 32 bit RISC processor and DDR interfaces. The board also features a Xilinx Platform Flash, USB and JTAG parallel programming interfaces with numerous FPGA configuration options via the onboard Intel StrataFlash and ST Microelectronics Serial Flash. The board is fully compatible with all versions of the Xilinx ISE tools including the free WebPack. The board ships with a power supply and USB cable for programming so designs can be implemented immediately with no hidden costs. The Spartan 3E Starter board is also compatible with the MicroBlaze Embedded Development Kit (EDK) and PicoBlaze from Xilinx. The Spartan 3A Board brings the power of Xilinxs newest Spartan-3 FPGA to an entry-level product. Featuring the Spartan 3A-700 in an FG484 package, the S3A board also includes DDR2 SDRAM and a 10/100 Ethernet port, making it suitable for system-level designs including embedded processors.

Embedded Board Wizzard SPARTAN 3E Viele Entwicklungsboards, die Sie ber PLC2 bezie Development Board hen knnen, bieten zwar die gewnschten Features Xilinx XC3S500E FPGA rov pme und Peripherieanschlsse, werden jedoch nicht vom oard p develo PGA Xilinx XCF04 Platform Flash for storing FPGA rter B ontained BaseSystemBuilders XILINX E Sta sEDKWizzard des r tan 3E F E configurations e f- Erstellen rtan 3 untersttzt, ldercdas the Spavon Embedded FPGA 3 d ar tan St Microelectronics M25P16 16Mbit Serial Flash vance rgeting hly ad Projekten erheblich 0K gate Sp d DDR gns ta a 50erleichtert! r an Intel TE28F128 (or JS28F128) 128Mbit desi Untersttzung ist auch hufig fr ltere Eva so StrataFlash m for Dieseures procesfr eigene Board Ent feat ISC . It luierungsboards gefragt oder Linear Technologies Power Supplies t Xilinx wicklungen,R es dem Entwicklungsteam erlaubt, 32 bi die Texas Instruments TPS75003 Triple-Supply Power th a SB wi Management IC ohne Hardware DetailSachkenntnisse lihr h, U F as embedth aces. ded Projekt individuell x Platformzu aces wi SMSC LAN83C185 Ethernet PHY zusammen clicken. So Xilin rf t lassen aturdie a sich es Ressourcenndes iFPGAs derselbenhe TM Micron 256Mbit DDR SDRAM g nte via mi so fe rogra in on optio s tron rd alHardwarebaugruppe m verschiedenennApplikatio ics ns g Rotary encoder, four pushbuttons and four slide l p boa o desi switches elec paralle o figurati durch icr Ansatz von ming s TAG nen individuellnnutzen und ST Mdeno e with all c m d J Reusability Kostenh and sparen. patibl Haben Sie Erfahrung ogr High Speedpr mita FPGA Flas und Zeit for us com e free cable Leiterplatten Design Entwrfen? umero Intel Strata is fully including th ly and USB nt rd Lcke knnen wir to PLC2 lo nboard DieseThe boa ISE vonols schliessen! upp Beispielsweise bietet XILINX in der neuen Spartan6 pme we s sh. Sie sichnein Angebot unterbreiten,r fr dieden costs. einen integrierten Memoryd Deve po de Controller Fla Technologie Xili x h with a Serial Lassenhe eines BaseSystemBuilder Templates!id Embed of t fr DDRAM3icroBlaze Allerdings verlangen Speicherchips. sErstellung oard ships tely with no n versio k. The b eM derart schnelle SpeicherInterfaces viel Erfahrung media vel with th ebPac lemented im atible und die richtigen Werkzeuge fr den Leiterkarten tr y-le W mp n en co es Virtex-2 Pro to a imp education GA-powered by FPEntwurf. : is also includ FPGA can be supported board ilinx. tan-3 board also esigns Development System r ter PLC2 kann st Spauntersttzen, FPGA Boards l d X e Sie hier the S3A Virtex-2 Pro XC2VP30 FPGA E Star with 30,816 Logic Cells, r tan 3 coBlaze from s new kundesicherzustellen,ydieem-leve , a x 136 18-bit multipliers, The Sp ) and Pi ac of Xilin zu entwickeln ag ble for s st Kriterien er 4p 2,448Kb of block RAM, w der8 and two PowerPC Processors suit the po n FG4 Signalintegrittafr geforderte hohe Band t (EDK Ki in a breiten nacht Spezifikation zu erfllen. g i ings r 0 kn DDR SDRAM DIMM slot that can accept up to oard b r tan 3A-70 por t, maginieered for 2Gbytes of RAM 3A B SoEnlassen sich Risiken mindern! ernet e Spa artan

l design nced digita of a textbook Adva price ss than the or le

Designed for all levels of Engineering Programs


The Virtex-II PRO(V2-Pro) development system can be used at virtually any level of the engineering curricula, from introductory courses through advanced research projects. Based on the Virtex-II Pro FPGA, the board can function as a digital design trainer, a microprocessor development system, or a host for embedded processor cores and complex digital systems. The V2-Pro is powerful enough to support advanced research projects, but affordable enough to be placed at every workstation. The expansion connectors can accommodate special-purpose circuits and systems for years to come, so the board can remain at the core of an engineering educational program indefinitely.

XSGA Video port Audio Codec SATA, and PS/2, RS-232 ports

or 250K Kbits of 00MHz+

A (using

real digital ts to build gs ne who wan for anyo 2 board brin eal platform . The Basys ard is an id cludes a technologies that in ds and Basys2 bo sign metho -cost system The Digilent t modern de ces, and an GA to a low or learn abou eful I/O devi partan-3E FP circuits for Xilinxs S llection of us of vel platform ROM, a co ed features eat entr y-le nfiguration the advanc makes a gr rm Flash co a Platfo 2 board s. USB2 port, . The Basys gital system complex di ock source lock -settable cl c circuits to user Multiple C sed ple logi Platfo be ce ing from sim www 76 plc2.derm canSour0/us0 MHz) Flashm designs rang Speed 25 /5 10 Full te M) (1Hz, la, from rt (co sg RO 2 USB2 Po ns fers) ent synfi icu tra -speed USB

vels of le for all grams d esigne ring Pro D inee

www 77 plc2.de

B o a r d s

h 0 Eth The Sp Featuring t 10/10 . a t. produc DRAM and rocessors S ded p DDR2 embed ing includ

10/100 Ethernet port

ls Free CAD too from Xilinx

USB2 port Compact Flash card slot

TM

Advanced digital design for less than the price of a textbook


FPGA-powered education supported by:

Advanced digital design for less than the price of a textbook


FPGA-powered education supported by: Power supplies by:

CellularRAM by:

Engineered for

Engineered for
Free CAD tools from Xilinx

StrataFlashTM by:

Xilinx Spartan-3E, 500K or 1200K gate Xilinx Spartan 3E FPGA (100K or 250K gates) with 18-bit multipliers, 72Kbits of fast dual-port block RAM, and 500MHz+ operation USB 2 full-speed port for FPGA configuration and data transfers (using Adept 2.0 software available as a free download) XCF02S Platform Flash ROM that stores FPGA configurations indefinitely User-settable oscillator frequency (25, 50, and 100MHz), plus a socket for a second oscillator Eight LEDs, four-digit seven-segment display, four pushbuttons, eight slide switches, PS/2 port, and 8-bit VGA port Four 6-pin headers for user I/Os, and for attaching Digilent breadboard or Pmod accessory boards (see www.digilentinc.com for more information) Ships with USB cable in a convenient plastic carry case

The Digilent Basys2 board is an ideal platform for anyone who wants to build real digital circuits or learn about modern design methods and technologies. The Basys2 board brings the advanced features of Xilinxs Spartan-3E FPGA to a low-cost system that includes a USB2 port, a Platform Flash configuration ROM, a collection of useful I/O devices, and an user-settable clock source. The Basys2 board makes a great entry-level platform for designs ranging from simple logic circuits to complex digital systems. The on-board full-speed USB2 port powers the board, provides a configuration port for the FPGA and Platform Flash, and allows user-data transfers with a PC. When paired with a notebook computer, the Basys board can be used to implement real circuits anytime, anywhere.
Full Speed USB2 Port
12

Free CAD tools from Xilinx

USB2 port providing board power, device configuration, and high-speed data transfers Works with ISE/Webpack and EDK 16MB fast Micron PSDRAM 16MB Intel StrataFlash Flash Ram Xilinx Platform Flash ROM High-efficiency switching power supplies (good for battery-powered applications 50MHz oscillator, plus a socket for a second oscillator 59 FPGA I/Os routed to expansion connectors (one high-speed Hirose FX2 connector with 21 differential pairs and four 6-pin headers) All I/O signals are ESD and short-circuit protected, ensuring a long operating life in any environment. On-board I/O includes eight LEDs, four-digit seven-segment display, four pushbuttons, eight slide switches Ships in a DVD case with a high-speed USB2 cable

(JTAG and data transfers)

(config ROM)

Platform Flash

(1Hz, 25/50/100 MHz)

Multiple Clock Sources

Data port

JTAG port

The Nexys-2 board is a reliable all-in-one circuit development platform for engineers at every level. Featuring a large Xilinx Spartan-3E FPGA, a high-speed USB2 port, 16MB of RAM, 16MB of Flash ROM, switching power supplies, and a collection of ports and I/O devices, the Nexys-2 board makes an ideal platform for projects ranging from simple logic circuits to complex processors and controllers. All I/O signals are ESD and short-circuit protected, ensuring a long operating life in any environment. Flash The Nexys-2 is fully compatible with all versions of the Xilinx ISE CAD tools, including EDK and the free WebPack. When used with EDK, the Nexys-2 makes an ideal host for Xilinxs MicroBlaze processor running MicroC Linux.
(JTAG and Data)

High Speed USB2 Port


20 Data port

(config ROM)

Platform Flash

50 MHz

Clock

16 MByte

SDRAM
16 MByte

Spartan 3E-100 CP132


32 2 8 bit color 4 4 4 4

JTAG port

45

Spartan 3E-500 FG320


32 2 8 bit color VGA 2 RS232 32 Pmod (x4) 43 Hi-speed

JA

JB

JC

JD

VGA Port Pmod Connectors PS/2 Four on-board 6-pin expansion I/O Devices Port connectors are compatible with Digilents low-cost Pmod accessory circuits, making it easy to add A/D and D/A converters, motors, sensors, and a variety of other devices and circuits. All I/O signals are ESD and short-circuit protected, ensuring a long operating life in any environment.

PS/2 I/O Devices

Data Ports

Expansion Connectors

The Basys2 board is fully compatible with the Xilinx ISE tools, including the free WebPack. It ships with a USB cable, so designs can be implemented immediately with no hidden costs.

www 78 plc2.de

www 79 plc2.de

B o a r d s

The on-board USB2 port provides power for the board, configures the FPGA and platform Flash, and allows high-speed data transfers with a PC. When driven from a notebook computer with the included USB2 cable, the Nexys-2 board can be used to build real circuits anytime, anywhere. Now everyone can own a powerful, state-of-the-art development system for less than the cost of a textbook!

Xilinx XUPV5-LX110T Evaluation Platform


Bringing the Throughput of OpenSPARC Chip Multi-Threading to an FPGA
TM

The Xilinx XUPV5-LX110T is a versatile general purpose development board powered by the Virtex-5 FPGA. It is a feature-rich general purpose evaluation and development platform, includes on-board memory and industry standard connectivity interfaces, and delivers a versatile development platform for embedded applications.
Engineered for

The XUPV5-LX110T features the Virtex-5 XC5VLX110T device with: 17,280 Virtex-5 Logic Slices 4 Tri-mode Ethernet MACs (one with on-board Gbit PHY) 5,328 Kbits of Block RAM 64 DSP slices 16 Rocket I/O transceivers On-board Memory 256Mbyte Double Data Rate SDRAM SODIMM 1Mbyte ZBT SRAM Removable 1Gbyte Compact Flash Card 32Mbyte Numonyx P30 StrataFlash Non-volatile Platform Flash Configuration Platform USB/JTAG download Compact Flash Peripherals 10/100/1000 Ethernet PHY (embedded MAC) USB2 Host and Peripheral Ports Stereo AC-97 Audio CODEC Integrated DVI/VGA Output and Video Input RS232 & PS/2 Ports Debug support includes Mictor Trace, BDM, and SoftTouch ports GTP Clock Synthesis Chips 16 Character x 2 Line Display Rocket I/O Transceivers Connectors 2 Serial ATA Connector for use with Aurora Protocol SMA (Rx and Tx Differential Pairs) Small Form Factor Pluggable (SFP) Connector SGMII PCI Express (PCIe) Edge Connector (x1 End Point)
Manufactured by:

Free CAD tools from Xilinx

CF

PC4 JTAG

Comprehensive Spartan -6 Design Platform

CPLD Misc. Glue Logic

Sync SRAM 32

System ACE Controller JTAG

USB Controller 10/100/1000 Ethernet PHY DDR2 SO-DIMM Master Serial

Host Peripheral Peripheral

Flash

16 SPI 16 BPI Flash Cfg

RJ-45

Platform Flash

Digital Audio AC97 Audio Codec 16 32 VGA Input Codec DVI Output Codec DVI-I Video Out Serial Line Out/ Headphone Mic In / Line In

SelectMap

Slave Serial

SPI Cfg

GPIO (Button/LED/DIP Switch) Piezo/Speaker PLL Clock Generator Plus User Oscillator System Monitor SMA (Differential In/Out Clocks) Dual PS/2 32

The Atlys circuit board is a complete, ready-to-use digital circuit development platform based on a Xilinx Spartan 6 LX45 FPGA. The on-board collection of high-end peripherals, including Gbit Ethernet, HDMI Video, 128Mbyte DDR2 memory array, audio and USB ports make the Atlys board an ideal host for complete digital systems built around embedded processors like Xilinxs MicroBlaze. Atlys is fully compatible with all Xilinx CAD tools, including ChipScope, EDK, and the free WebPack, so designs can be completed with no extra costs. The Atlys board includes Digilent's newest Adept USB2 system that oers device programming, real-time power supply monitoring, automated board tests, virtual I/O, and simplied user-data transfer facilities.
Xilinx Spartan-6 XC6SLX45 FPGA Two input and two output HDMI ports 1Gbit (64MB x 16) DDR2 128Mbit x4 Quad SPI Flash Trimode (10/100/1000) Ethernet Interface Audio codec with line in, line out, mic and headphone ports USB-UART and USB-HID host (for mice/keyboards) ports On-board USB-based FPGA conguration circuitry On-board, real-time power supply monitors
DDR2 128MByte
45

Virtex-5 LXT/SXT/FXT FPGA

JTAG

RS-232 XCVR Battery and Fan Header 16 X 32 Character LCD

SPI Flash (x4)


16 MByte

Adept USB2
FPGA config & user data

23 2

JTAG

GTP: 2 Serial ATA GTP: 4 SMA GTP: 4 SFP

User IIC Bus

HDMI Video IN

10

HID for mouse/KB

USB Host

XGI Header

IIC EEPROM

Ready For
www.opensparc.net

HDMI Video IN

10

Spartan-6
10 10

USB-UART

GTP: PCIe 1x

HDMI Video OUT

XC6SLX45 CSG324C
8 40 22
LEDs, buttons, switches

29

10-100-1000 Ethernet PHY

HDMI Video OUT

Pmod Port Expansion

High-Speed Expansion

Basic I/O

100 MHz

Clock

www.digilentinc.com
www 80 plc2.de www 81 plc2.de

B o a r d s

AC-97 Audio Codec

Allgemeine Geschftsbedingungen
TM

Open Platform for Gigabit Network Development

PLC2 GmbH (nachfolgend PLC2 genannt) erbringt Leistungen ausschlielich zu den nachfolgenden Allgemeinen Geschftsbedingungen: Anmeldung, Ausknfte, Reservierungen Anmeldungen fr Kurse knnen formlos, schriftlich, per Fax oder online vorgenommen werden. Jede Anmeldung wird durch PLC2 schriftlich besttigt und ist sptestens dann fr beide Teile verbindlich. Hotelreservierung Wird eine Hotelreservierung gewnscht, so ist dies bei Anmeldung mindestens jedoch 2 Wochen vor Kursbeginn mitzuteilen. Gewnschte Hotelreservierungen werden von PLC2 im Namen und auf Rechnung des Kursteilnehmers vorgenommen.

Xilinx Virtex-II Pro 50 FPGA Four gigabit ethernet ports 4.5 MB SRAM 64MB DDR2 DRAM Multi-gigabit I/O Standard PCI form factor Hardware debugging ports Flexible, open-source code Many no-charge FPGA configurations Free Stanford-developed instructional and tutorial materials available

Includes all of the logic resources, memory and gigabit ethernet interfaces necessary to build a complete switch, router and/or security device.

von Produkten von PLC2 in Kenntnis setzen und sie verpflichten, diese Bedingungen ebenfalls einzuhalten. Der Kunde verpflichtet sich Aufzeichnungen zu fhren, die nachweisen, da er die Bedingungen eingehalten hat. Auf Anfrage wird er PLC2 oder einer von PLC2 beauftragten unabhngigen Organisation diese Aufzeichnungen zu Prfzwecken zur Verfgung stellen. Von Teilnehmern mitgebrachte Disketten drfen nicht auf den Rechnern von PLC2 benutzt werden. Bei Zuwiderhandlung behlt sich PLC2 Schadensersatzforderungen vor. In den Veranstaltungen wird Software eingesetzt, die urheberrechtlich geschtzt ist. Diese Software und deren Dokumentation darf weder aus den Veranstaltungsrumen entfernt, noch ganz oder teilweise kopiert oder auf andere, nicht genehmigte Weise nutzbar gemacht werden. Nutzungsrechte an Softwareprodukten von PLC2 oder Dritter sind in dem fr den Kursbetrieb notwendigen Umfang fr die Dauer des Seminars im Kurspreis enthalten. Haftung Die Kurse von PLC2 werden von deren Dozenten mit Sachkunde und grtmglicher Sorgfalt vorbereitet und geleitet. PLC2 haftet, gleichgltig aus welchem Rechtsgrund, fr durch sie selbst oder durch ihre Mitarbeiter vorstzlich oder grob fahrlssig verursachte Schden einmalig bis zur Hhe des entrichteten Kurspreises. Eine weitergehende Haftung, sowie jede Haftung fr mittelbare Folgeschden ist ausge schlossen. Fr den Verlust oder die Beschdigung des Eigentums des Bestellers oder von Dritten sowie fr Unflle kann PLC2 keine Haftung ber nehmen. Bei Ausfall einer Veranstaltung durch Krankheit des Dozenten, hhere Gewalt oder sonstige unvorhersehbare Ereignisse besteht kein Anspruch auf Durchfhrung. PLC2 kann in diesem Fall nicht zum Ersatz von Reise und bernachtungskosten sowie Arbeitsausfall verpflichtet werden. Fr mittelbare Schden, insbesondere entgangenen Gewinn oder Ansprche Dritter wird nicht gehaftet. Sonstiges Diese Allgemeinen Geschftsbedingungen bleiben auch bei rechtlicher Unwirksamkeit einzelner Bestimmungen in ihren brigen Teilen verbindlich. Anstelle der unwirksamen Bestimmung ist eine wirksame Bestimmung als vereinbart anzusehen, welche dem Sinn und Zweck der unwirksamen Bestimmung weitestgehend entspricht. nderungen und Ergnzungen dieser Bedingungen bedrfen der Schriftform. Gerichtsstand Der Gerichtsstand fr alle Streitigkeiten ist der Firmensitz von PLC2, sofern der Auftrag von einem Vollkaufmann im Rahmen eines Han delsgwerbes, einer juristischen Person des ffentlichen Rechts oder von einem ffentlichrechtlichen Sondervermgen erteilt wurde. Es gilt das Recht der Bundesrepublik Deutschland.

Designed By: S TA N F O R D U N I V E R S I T Y
H i g h Pe r f o r m a n c e N e t w o r k G r o u p

www.netfpga.org
The NetFPGA is a low-cost reconfigurable hardware platform optimized for high-speed networking. The NetFPGA includes all of the logic resources, memory and gigabit ethernet interfaces necessary to build a complete switch, router and/or security device. Because the entire datapath is implemented in hardware, the system can support back-to-back packets at full gigabit line rates with minimal processing latency.
TM

Preise Es gelten die im aktuellen Workshop und Seminarprogramm von PLC2 angegebenen Preise. Das jeweils aktuelle Programmheft ist bei PLC2 anzufordern. Alle dort angegebenen Preise verstehen sich zuzglich der gesetzlichen Mehrwertsteuer. Die Workshop und Seminarpreise sind inklusive Pausengetrnke, Mittagessen und ausfhrliche Trainingsunterlagen. Gebhren, Rechnungsstellung Rechnungsbetrge sind ungekrzt und unter Angabe der Rechnungs nummer vor Schulungsbeginn zu begleichen. Veranstaltungsort Der genaue Veranstaltungsort wird jeweils in der Auftragsbesttigung angegeben. Stornierung, Umbuchung Die Stornierung einer Anmeldung muss schriftlich erfolgen. Stornierungen und Umbuchungen eines Teilnehmers bis 2 Wochen vor Veranstaltungsbeginn sind kostenlos. Danach wird bei Rcktritt der volle Veranstaltungspreis fllig. Bei Umbuchung auf einen spteren Zeitpunkt, in Absprache mit PLC2, entstehen keine Kosten. Nimmt der angemeldete Teilnehmer ohne Stornierung oder Um buchung an dem Kurs nicht teil, so wird der ungekrzte Rechnungs betrag fllig. Anstelle einer Stornierung oder Umbuchung hat der Kunde das Recht, ohne Mehrkosten einen Ersatzteilnehmer zu dem von ihm gebuchten Kurs zu schicken. Copyright PLC2 behlt sich alle Rechte an den Seminarunterlagen, der von ihr gestellten Software und den bungseinheiten vor. Seminarunterlagen, gestellte Software und bungseinheiten drfen ohne schriftliche Zustimmung, auch auszugsweise oder zu Unterrichtszwecken, weder reproduziert noch verndert, bersetzt insbesondere unter Verwen dung elektronischer Systeme verarbeitet, vervielfltigt, verbreitet oder zur ffentlichen Weitergabe benutzt werden. Der Kunde von PLC2 wird alle Benutzer von autorisierten Kopien Programme und Dokumentation ber die Autorisierung zur Verteilung und Nutzung

Project Sponsors and Supporters:

The NetFPGA enables researchers and students to build working prototypes of high-speed, hardware-accelerated networking systems. The NetFPGA has been used in the classroom to teach students how to build Gigabit Ethernet (GigE) switches FPGA w/provided infrastructure and Internet Protocol (IP) routers that Virtex II-Pro 50 FPGA with use hardware rather than software to user-defined network logic * Hardware specified with forward packets. The NetFPGA - Verilog source code - Pre-generated cores hardware can be used by researchers * Software written for - Embedded PowerPCs to prototype new types of clean-slate - Soft core processors services for next-generation networks. (Microblaze, LEON ..) The NetFPGA supports multiple usage FIFO Control, PCI NetFPGA packet models that allow a user to build a Interface platform buffers hardware-accelerated router with as Host Linux OS - NetFPGA Kernel driver computer little or as much customization as they User-defined software networking applications desire. The NetFPGA hardware is installed in a standard PCI slot of a host computer. The NetFPGA hardware includes a user-programmable Field Programmable Gate Array (FPGA) and parallel banks of Static RAM (SRAM) and DDR2 Dynamic RAM (DRAM). Packets can be sent to and from all four GigE ports at wire speed. Programming, control, and monitoring of the the platform are performed by the host over the PCI bus.
Four Gigabit Ethernet Interfaces 18Mb SRAM 1GE PHY 1GE MAC 1GE MAC 1GE MAC 1GE PHY 1GE PHY 1GE PHY 64MB DDR2 SDRAM 1GE MAC 18Mb SRAM

www.digilentinc.com

www.netfpga.org

www 82 plc2.de

www 83 plc2.de

VERANSTALTUNGS-BERSICHT 2011

PLC2 Programmable Logic Competence Center

EasyStart
Easy Start FPGA Easy Start Connectivity Easy Start DSP Easy Start Embedded

Seite Dauer (Tage) 14 15 16 17 2 2 2 2

Januar

Februar
03.04. Freiburg

Mrz
10.11. Freiburg

April

Mai

Juni
28.29. Mnchen 20.21. Frankfurt

Juli

August
08.09. Berlin

September
27.28. Berlin

Oktober

November Dezember
01.02. Frankfurt 10.11. Frankfurt

Kosten
1.550 o. 14 TC + 350 1.550 o. 14 TC + 350

07.08. Stuttgart 17.18. Mnchen

20.21. Freiburg 21.22. Freiburg 12.13. Frankfurt 03.04. Berlin

05.06. Mnchen

1.550 o. 14 TC + 350 1.550 o. 14 TC + 350

Methodik
Compact FPGA Schaltungstechnik Professional FPGA Schaltungstechnik Compact VHDL Professional VHDL Advanced VHDL Verification
Stand November 2010 nderungen vorbehalten

Seite Dauer (Tage) 20 21 22 23 24 25 27 28 29 30 31 32 33 2 5 3 5 3 5 3 1 2 2 2 2 2

Januar
17.18. Frankfurt

Februar
14.18. Freiburg

Mrz

April
07.08. Mnchen

Mai
09.13. Freiburg

Juni

Juli
11.12. Stuttgart

August
01.05. Freiburg

September

Oktober
17.18. Berlin

November Dezember
07.11. Freiburg

Kosten
1.350 o. 14 TC 2.800 o. 35 TC 1.900 o. 21 TC

24.26. Freiburg 07.11. Freiburg

21.23. Mnchen 04.08. Freiburg 29.31. Berlin 21.25. Freiburg 02.04. Stuttgart 01. Stuttgart 10.11. Frankfurt 28.29. Frankfurt 14.15. Stuttgart 12.13. Freiburg 09.10. Stuttgart 07.08. Stuttgart 12.13. Frankfurt 20. Frankfurt 12.13. Freiburg 23.27. Freiburg 30.01.06. Freiburg

20.22. Stuttgart 11.15. Freiburg 28.30. Mnchen 25.29. Freiburg 17.19. Berlin 08. Mnchen 22.23. Stuttgart 16.17. Freiburg 24.26. Stuttgart

13.15. Berlin 10.14. Freiburg

07.09. Frankfurt 05.09. Freiburg 28.30. Frankfurt 24.28. Freiburg 17.19. Frankfurt 06. Freiburg 03.04. Mnchen 12.16. Freiburg

2.800 o. 35 TC 1.900 o. 21 TC 2.800 o. 35 TC 1.900 o. 21 TC 650 o. 7 TC 1.350 o. 14 TC 1.350 o. 14 TC

Stand November 2010 nderungen vorbehalten

Expert VHDL Compact Verilog Essential PlanAhead Advanced PlanAhead ChipScope Einfhrung in Assertion-Based Verification Advanced Synthesis with XST Partial Reconfiguration

VERANSTALTUNGS-BERSICHT 2011

01.02. Mnchen 29.30. Berlin 22.23. Mnchen 11.12. Mnchen 18.19. Freiburg

21.22. Stuttgart 01.02. Frankfurt 10.11. Frankfurt 01.02. Berlin

1.350 o. 14 TC 1.350 o. 14 TC 1.350 o. 14 TC

27.28. Freiburg

PLC2 Programmable Logic Competence Center

Technologie
Timing Constraints FPGA Configuration FPGA Board Design Professional FPGA Compact FPGA Spartan Series Compact FPGA Virtex Series Advanced FPGA Implementation Expert FPGA Designing for Performance Signal Integrity

Seite Dauer (Tage) 36 37 38 39 40 41 42 43 46 47 2 2 2 5 2 2 3 5 3 3

Januar

Februar
01.02. Freiburg

Mrz
24.25. Mnchen

April

Mai
23.24. Mnchen

Juni
16.17. Freiburg

Juli
13.14. Stuttgart

August
15.16. Berlin

September
19.20. Berlin

Oktober
20.21. Frankfurt 11.12. Stuttgart

November Dezember
29.30 Frankfurt

Kosten
1.350 o. 14 TC 1.350 o. 14 TC 1.350 o. 14 TC

25.26. Frankfurt 14.18. Freiburg 08.09. Frankfurt

04.05. Berlin 06.10. Freiburg 14.15. Freiburg 18.19. Frankfurt 21.23. Stuttgart 21.25. Freiburg 15.17. Mnchen

07.08. Mnchen 19.23. Freiburg 27.28. Berlin 06.07. Mnchen 15.17. Freiburg 18.22. Freiburg 26.30. Freiburg

14.18. Freiburg

2.800 o. 35 TC 1.350 o. 14 TC

04.05. Freiburg 02.04. Berlin 05.09. Freiburg 10.12. Freiburg 13.15. Stuttgart 07.09. Mnchen

1.350 o. 14 TC 1.900 o. 21 TC 2.800 o. 35 TC 1.900 o. 21 TC 1.900 o. 21 TC

19.21. Frankfurt 07.09. Berlin

04.06. Mnchen 15.17. Frankfurt

13.15. Stuttgart

VERANSTALTUNGS-BERSICHT 2011

PLC2 Programmable Logic Competence Center

Applikationen
Embedded Systems Design Professional Embedded Systems Design Advanced Embedded Systems Design Embedded Systems Software Design Embedded Linux on MicroBlaze Processor Embedded Open-Source Linux Development DSP Implementation Techniques Professional DSP
Stand November 2010 nderungen vorbehalten

Seite Dauer (Tage) 50 51 52 53 54 55 58 59 60 61 62 63 64 65 66 67 68 69 3 5 3 2 oder 3 2 2 3 5 3 5 2 3 2 3 5 3 5 3

Januar
25.27. Berlin

Februar

Mrz

April
18.20. Stuttgart

Mai

Juni

Juli
18.20. Freiburg

August

September

Oktober
24.26. Mnchen

November Dezember
07.09. Frankfurt 14.18. Freiburg 07.09. Stuttgart

Kosten
1.900 o. 21 TC 2.900 o. 35 TC 1.900 o. 21 TC 1350 +1900 14 o. 21 TC 1.350 o. 14 TC 1.350 o. 14 TC 1.900 o. 21 TC

21.25. Freiburg 14.16. Mnchen 19.21. Frankfurt 09.10. Stuttgart 03.04. Mnchen 07.09. Stuttgart 14.18. Freiburg 09.11. Stuttgart 21.25. Freiburg 14.15. Mnchen 16.18. Mnchen 17.18. Mnchen 16.18. Stuttgart 17.21. Freiburg 11.15. Freiburg 18.20. Freiburg 26.27. Frankfurt 09.11. Frankfurt 30.31. Berlin 09.11. Frankfurt 06.08. Stuttgart 23.25. Frankfurt

06.10. Freiburg 22.24. Berlin 13.15. Mnchen 21.22. Freiburg 20.21. Frankfurt 06.08. Frankfurt 04.08. Freiburg 04.06. Freiburg 06.10. Freiburg

26.30. Freiburg

19.21. Freiburg 14.15. Mnchen 27.28. Stuttgart 19.21. Berlin

28.30. Berlin 24.25. Frankfurt

21.25. Freiburg 12.14. Berlin 05.09. Freiburg 22.23. Freiburg 12.16. Freiburg 05.06. Stuttgart 17.19. Frankfurt 25.26. Berlin 17.19. Berlin 05.09. Freiburg auf Anfrage auf Anfrage auf Anfrage 05.07. Freiburg 21.25. Freiburg 10.11. Stuttgart

2.900 o. 35 TC 1.900 o. 21 TC 2.900 o. 35 TC 1.350 o. 14 TC 1.900 o. 21 TC 1.350 o. 14 TC 1.900 o. 21 TC 2.900 o. 35 TC 1.900 o. 21 TC 2.800 o. 35 TC 1.900 o. 21 TC

Stand November 2010 nderungen vorbehalten

DSP Design using System Generator Expert DSP Design using System Generator High-Speed Memory Interfacing Designing with Multi-Gigabit Serial I/O Designing with Ethernet MAC Controllers Designing with PCI Express Professional PCI Express Designing a PCI System Professional PCI Designing a PCI - X System

VERANSTALTUNGS-BERSICHT 2011

04.06. Stuttgart

PLC2 Programmable Logic Competence Center

Seminare
PCI Express Partial Reconguration PlanAhead

Seite Dauer (Tage) 72 73 74 1 1 1

Januar

Februar

Mrz

April

Mai
31. Kln

Juni

Juli

August

September
12. Leipzig

Oktober

November Dezember
02. Zrich (CH)

Kosten
Kostenlos Kostenlos

10. Stuttgart 09. Mnchen

09. Jena 13. Zrich (CH) 28. Ilmenau

Kostenlos

HALBE VERLUST- DOPPELTE LEISTUNG RECHENLEISTUNG


EIN VOLLKOMMEN NEUER WEG

Die neue 7 Serie. Die FPGA-Familie mit hchster Rechenleistung bei niedrigster Verlustleistung.
Niedrigste Verlustleistung, niedrigste Kosten Bester Preis, beste Rechenleistung Grte Systemleistung, grte Kapazitt

Leistungsfhig. Flexibel. Auf der Basis der einzigen einheitlichen Architektur, die Low-cost- und Ultra-high-end- FPGA-Familien verbindet. Mit der ISE Design Suite der nchsten Generation beschleunigen Sie Ihre Entwicklung und schtzen Ihr IP Investment. Keine Kompromisse - pure Innovation.
WEITERE INFORMATIONEN: WWW.XILINX.COM/7

Xilinx GmbH, Willy-Brandt-Allee 4, D-81829 Mnchen, Tel. (0 89) 93 08 8-2110, Fax (0 89) 93 08 8-21 88 www 88 plc2.de www.xilinx.com, email: vertrieb@xilinx.com