1) Types de mmoires vives 2) Fonctionnement de la mmoire vive 3) Formats de barrettes de mmoire vive

a. b. c. d. e. f. g. h. DRAM PM DRAM FPM DRAM EDO SDRAM DR-SDRAM (Rambus DRAM) DDR2-SDRAM DDR3-SDRAM Tableau rcapitulatif

DDR-SDRAM

4) Synchronisation (timings) 5) La correction d'erreurs

a. Bit de parit b. Barrettes ECC c. Barrettes avec registre ou tampon (registered ou buffered) (page 11)

6) Dual Channel

Page 1 sur 11

On distingue gnralement deux grandes catgories de mmoires vives :

Les mmoires dynamiques (DRAM, Dynamic Random Access Module), peu coteuses. Elles sont principalement utilises pour la mmoire centrale de l'ordinateur ; Les mmoires statiques (SRAM, Static Random Access Module), rapides et onreuses. Les SRAM sont notamment utilises pour les mmoires cache du processeur ;

La mmoire vive est constitue de centaines de milliers de petits condensateurs emmagasinant des charges. Lorsqu'il est charg, l'tat logique du condensateur est gal 1, dans le cas contraire il est 0, ce qui signifie que chaque condensateur reprsente un bit de la mmoire. Etant donn que les condensateurs se dchargent, il faut constamment les recharger (le terme exact est rafrachir, en anglais refresh) un intervalle de temps rgulier appel cycle de rafrachissement. Les mmoires DRAM ncessitent par exemple des cycles de rafrachissement est d'environ 15 nanosecondes (ns). Chaque condensateur est coupl un transistor (de type MOS) permettant de rcuprer ou de modifier l'tat du condensateur. Ces transistors sont rangs sous forme de tableau (matrice), c'est--dire que l'on accde une case mmoire (aussi appele point mmoire) par une ligne et une colonne.

Page 2 sur 11

Chaque point mmoire est donc caractris par une adresse, correspondant un numro de ligne (en anglais row) et un numro de colonne (en anglais column). Or cet accs n'est pas instantan et s'effectue pendant un dlai appel temps de latence. Par consquent l'accs une donne en mmoire dure un temps gal au temps de cycle auquel il faut ajouter le temps de latence. Ainsi, pour une mmoire de type DRAM, le temps d'accs est de 60 nanosecondes (35ns de dlai de cycle et 25 ns de temps de latence). Sur un ordinateur, le temps de cycle correspond l'inverse de la frquence de l'horloge, par exemple pour un ordinateur cadenc 200 MHz, le temps de cycle est de 5 ns (1/(200*106)). Par consquent un ordinateur ayant une frquence leve et utilisant des mmoires dont le temps d'accs est beaucoup plus long que le temps de cycle du processeur doit effectuer descycles d'attente (en anglais wait state) pour accder la mmoire. Dans le cas d'un ordinateur cadenc 200 MHz utilisant des mmoires de types DRAM (dont le temps d'accs est de 60ns), il y a 11 cycles d'attente pour un cycle de transfert. Les performances de l'ordinateur sont d'autant diminues qu'il y a de cycles d'attentes, il est donc conseill d'utiliser des mmoires plus rapides.

Il existe de nombreux types de mmoires vives. Celles-ci se prsentent toutes sous la forme de barrettes de mmoire enfichables sur la carte-mre. Les premires mmoires se prsentaient sous la forme de puces appeles DIP (Dual Inline Package). Dsormais les mmoires se trouvent gnralement sous la forme de barrettes, c'est--dire des cartes enfichables dans des connecteurs prvus cet effet. On distingue habituellement trois types de barrettes de RAM : les barrettes au format SIMM (Single Inline Memory Module) : il s'agit de circuits imprims dont une des faces possde des puces de mmoire. Il existe deux types de barrettes SIMM, selon le nombre de connecteurs : Les barrettes SIMM 30 connecteurs (dont les dimensions sont 89x13mm) sont des mmoires 8 bits qui quipaient les premires gnrations de PC (286, 386).

Page 3 sur 11

Les barrettes SIMM 72 connecteurs (dont les dimensions sont 108x25mm) sont des mmoires capables de grer 32 bits de donnes simultanment. Ces mmoires quipent des PC allant du 386DX aux premiers Pentium. Sur ces derniers le processeur travaille avec un bus de donnes d'une largeur de 64 bits, c'est la raison pour laquelle il faut absolument quiper ces ordinateurs de deux barrettes SIMM. Il n'est pas possible d'installer des barrettes 30 broches sur des emplacements 72 connecteurs dans la mesure o un dtrompeur (encoche au centre des connecteurs) en empche l'enfichage.

les barrettes au format DIMM (Dual Inline Memory Module) sont des mmoires 64 bits, ce qui explique pourquoi il n'est pas ncessaire de les apparier. Les barrettes DIMM possdent des puces de mmoire de part et d'autre du circuit imprim et ont galement 84 connecteurs de chaque ct, ce qui les dote d'un total de 168 broches. En plus de leurs dimensions plus grandes que les barrettes SIMM (130x25mm) ces barrettes possdent un second dtrompeur pour viter la confusion.

Il peut tre intressant de noter que les connecteurs DIMM ont t amliors afin de faciliter leur insertion grce des leviers situs de part et d'autre du connecteur. Il existe en outre des modules de plus petite taille, appels SO DIMM (Small Outline DIMM), destins aux ordinateurs portables. Les barrettes SO DIMM comportent uniquement 144 broches pour les mmoires 64 bits et 77 pour les mmoires 32 bits. les barrettes au format RIMM (Rambus Inline Memory Module, appeles galement RD-RAMou DRD-RAM) sont des mmoires 64 bits dveloppe par la socit Rambus. Elles possdent 184 broches. Ces barrettes possdent deux encoches de reprage (dtrompeurs), vitant tout risque de confusion avec les modules prcdents.

Page 4 sur 11

Compte tenu de leur vitesse de transfert leve, les barrettes RIMM possdent un film thermique charg d'amliorer la dissipation de la chaleur. Comme dans le cas des DIMM, il existe des modules de plus petite taille, appels SO RIMM(Small Outline RIMM), destins aux ordinateurs portables. Les barrettes SO RIMM comportent uniquement 160 broches.

La DRAM (Dynamic RAM, RAM dynamique) est le type de mmoire le plus rpandu au dbut du millnaire. Il s'agit d'une mmoire dont les transistors sont rangs dans une matrice selon des lignes et des colonnes. Un transistor, coupl un condensateur donne l'information d'un bit. 1 octet comprenant 8 bits, une barrette de mmoire DRAM de 256 Mo contiendra donc 256 * 2^10 * 2^10 = 256 * 1024 * 1024 = 268 435 456 octets = 268 435 456 * 8 = 2 147 483 648 bits = 2 147 483 648 transistors. Une barrette de 256 Mo possde ainsi en ralit une capacit de 268 435 456 octets, soit 268 Mo ! Ce sont des mmoires dont le temps d'accs est de 60 ns. D'autre part, les accs mmoire se font gnralement sur des donnes ranges conscutivement en mmoire. Ainsi le mode d'accs en rafale (burst mode) permet d'accder aux trois donnes conscutives la premire sans temps de latence supplmentaire. Dans ce mode en rafale, le temps d'accs la premire donne est gal au temps de cycle auquel il faut ajouter le temps de latence, et le temps d'accs aux trois autres donnes est uniquement gal aux temps de cycle, on note donc sous la forme X-Y-Y-Y les quatre temps d'accs, par exemple la notation 5-3-3-3 indique une mmoire pour laquelle 5 cycles d'horloge sont ncessaires pour accder la premire donne et 3 pour les suivantes.

Pour acclrer les accs la DRAM, il existe une technique, appele pagination consistant accder des donnes situes sur une mme colonne en modifiant uniquement l'adresse de la ligne, ce qui permet d'viter la rptition du numro de colonne entre la lecture de chacune des lignes. On parle alors de DRAM FPM (Fast Page Mode). La FPM permet d'obtenir des temps d'accs de l'ordre de 70 80 nanosecondes pour une frquence de fonctionnement pouvant aller de 25 33 Mhz.

La DRAM EDO (Extended Data Out, soit Sortie des donnes amliore parfois galement appel "hyper-page") est apparue en 1995. La technique utilise avec
Page 5 sur 11

ce type de mmoire consiste adresser la colonne suivante pendant la lecture des donnes d'une colonne. Cela cre un chevauchement des accs permettant de gagner du temps sur chaque cycle. Le temps d'accs la mmoire EDO est donc d'environ 50 60 nanosecondes pour une frquence de fonctionnement allant de 33 66 Mhz. Ainsi, la RAM EDO, lorsqu'elle est utilise en mode rafale permet d'obtenir des cycles de la forme 5-2-2-2, soit un gain de 4 cycles sur l'accs 4 donnes. Dans la mesure o la mmoire EDO n'acceptait pas des frquences suprieures 66 Mhz, elle a disparu au bnfice de la SDRAM.

La SDRAM (Synchronous DRAM, traduisez RAM synchrone), apparue en 1997, permet une lecture des donnes synchronise avec le bus de la carte-mre, contrairement aux mmoires EDO et FPM (qualifies d'asynchrones) possdant leur propre horloge. La SDRAM permet donc de s'affranchir des temps d'attente dus la synchronisation avec la carte-mre. Celle-ci permet d'obtenir un cycle en mode rafale de la forme 5-1-1-1, c'est--dire un gain de 3 cycles par rapport la RAM EDO. De cette faon la SDRAM est capable de fonctionner avec une cadence allant jusqu' 150 Mhz, lui permettant d'obtenir des temps d'accs d'environ 10 ns.

La DR-SDRAM (Direct Rambus DRAM ou encore RDRAM) est un type de mmoire permettant de transfrer les donnes sur un bus de 16 bits de largeur une cadence de 800Mhz, ce qui lui confre une bande passante de 1,6 Go/s. Comme la SDRAM, ce type de mmoire est synchronis avec l'horloge du bus pour amliorer les changes de donnes. En contrepartie, la mmoire RAMBUS est une technologie propritaire, ce qui signifie que toute entreprise dsirant construire des barrettes de RAM selon cette technologie doit reverser des droits (royalties) aux socits RAMBUS et Intel.

La DDR-SDRAM (Double Data Rate SDRAM) est une mmoire base sur la technologie SDRAM, permettant de doubler le taux de transfert de la SDRAM frquence gale. La lecture ou l'criture de donnes en mmoire est ralis sur la base d'une horloge. Les mmoires DRAM standard utilisent une mthode appel SDR (Single Data Rate) consistant lire ou crire une donne chaque front montant.
Page 6 sur 11

La DDR permet de doubler la frquence des lectures/critures, avec une horloge cadence la mme frquence, en envoyant les donnes chaque front montant, ainsi qu' chaque front descendant.

Les mmoires DDR possdent gnralement une appellation commerciale du type PCXXXX o XXXX reprsente le dbit en Mo/s.

La mmoire DDR2 (ou DDR-II) permet d'atteindre des dbits deux fois plus levs que la DDR frquence externe gale. On parle de QDR (Quadruple Data Rate ou quad-pumped)pour dsigner la mthode de lecture et d'criture utilise. La mmoire DDR2 utilise en effet deux canaux spars pour la lecture et pour l'criture, si bien qu'elle est capable d'envoyer ou de recevoir deux fois plus de donnes que la DDR.

La DDR2 possde galement un plus grand nombre de connecteurs que la DDR classique (240 pour la DDR2 contre 184 pour la DDR).
Page 7 sur 11

Le DDR3 SDRAM amliore les performances par rapport au DDR2, mais surtout diminue la consommation lectrique. En effet, celle-ci est de 40 % infrieure, en particulier grce une baisse du voltage utilis, une finesse de gravure accrue. Si le dbit thorique de ces barrettes peut dpasser les 10 Go/s, les temps de latence sont rests dans les mmes ordres de grandeur que ceux des DDR2. Les barrettes DDR3 ont 240 connecteurs comme les DDR2 mais ne sont absolument pas compatibles (des dtrompeurs empchent l'insertion).

Le tableau ci-dessous donne la correspondance entre la frquence relle de la mmoire, lie au FSB ou BCLK de la carte mre par le coefficient mmoire, celle de la frquence d'Entres/Sorties, souvent donne par les logiciels de diagnostic, et son dbit, qui correspond son appellation commerciale en Mo/s: Mmoire
DDR200 DDR266 DDR333 DDR400 DDR433 DDR466 DDR500 DDR533 DDR538 DDR550 DDR2-400 DDR2-533

Appellation
PC1600 PC2100 PC2700 PC3200 PC3500 PC3700 PC4000 PC4200 PC4300 PC4400 PC2-3200 PC2-4300

Frquence E/S
100 MHz 133 MHz 166 MHz 200 MHz 217 MHz 233 MHz 250 MHz 266 MHz 269 MHz 275 MHz 200 MHz 266 MHz

Frquence relle
100 MHz 133 MHz 166 MHz 200 MHz 217 MHz 233 MHz 250 MHz 266 MHz 269 MHz 275 MHz 100 MHz 133 MHz

Dbit
1,6 Go/s 2,1 Go/s 2,7 Go/s 3,2 Go/s 3,5 Go/s 3,7 Go/s 4 Go/s 4,2 Go/s 4,3 Go/s 4,4 Go/s 3,2 Go/s 4,3 Go/s

Page 8 sur 11

DDR2-667 DDR2-675 DDR2-800 DDR2-1066 DDR2-1100 DDR2-1200 DDR3-800 DDR3-1066 DDR3-1333 DDR3-1600 DDR3-1800 DDR3-2000 DDR3-2133

PC2-5300 PC2-5400 PC2-6400 PC2-8500 PC2-8800 PC2-9600 PC3-6400 PC3-8500 PC3-10600 PC3-12800 PC3-14400 PC3-16000 PC3-17000

333 MHz 337 MHz 400 MHz 533 MHz 560 MHz 600 MHz 400 MHz 533 MHz 666 MHz 800 MHz 900 MHz 1000 MHz 1066 MHz

166 MHz 168 MHz 200 MHz 266 MHz 280 MHz 300 MHz 100 MHz 133 MHz 166 MHz 200 MHz 225 MHz 250 MHz 266 MHz

5,3 Go/s 5,4 Go/s 6,4 Go/s 8,5 Go/s 8,8 Go/s 9,6 Go/s 6,4 Go/s 8,5 Go/s 10,7 Go/s 12,8 Go/s 14,4 Go/s 16 Go/s 17 Go/s

Il n'est pas rare de voir des notations du type 3-2-2-2 ou 2-3-3-2 pour dcrire le paramtrage de la mmoire vive. Cette suite de quatre chiffres dcrit la synchronisation de la mmoire (en anglaistiming), c'est--dire la succession de cycles d'horloge ncessaires pour accder une donne stocke en mmoire vive. Ces quatre chiffres correspondent gnralement, dans l'ordre, aux valeurs suivantes : CAS delay ou CAS latency (CAS signifiant Column Address Strobe) : il s'agit du nombre de cycles d'horloge s'coulant entre l'envoi de la commande de lecture et l'arrive effective de la donne. Autrement dit, il s'agit du temps d'accs une colonne. RAS Precharge Time (not tRP, RAS signifiant Row Address Strobe) : il s'agit du nombre de cycles d'horloge entre deux instructions RAS, c'est--dire entre deux accs une ligne. opration.
Page 9 sur 11

RAS to CAS delay (not parfois tRCD) : il s'agit du nombre de cycles d'horloge correspondant au temps d'accs d'une ligne une colonne. RAS active time (not parfois tRAS) : il s'agit du nombre de cycles d'horloge correspondant au temps d'accs une ligne.

Les cartes mmoires sont quipes d'un dispositif appel SPD (Serial Presence Detect), permettant au BIOS de connatre les valeurs nominales de rglage dfinies par le fabricant. Il s'agit d'une EEPROM dont les donnes seront charges par le BIOS si l'utilisateur choisi le rglage auto .

Certaines mmoires possdent des mcanismes permettant de pallier les erreurs afin de garantir l'intgrit des donnes qu'elles contiennent. Ce type de mmoire est gnralement utilis sur des systmes travaillant sur des donnes critiques, c'est la raison pour laquelle on trouve ce type de mmoire dans les serveurs.

Les barrettes avec bit de parit permettent de s'assurer que les donnes contenues dans la mmoire sont bien celles que l'on dsire. Pour ce faire, un des bits de chaque octet stock en mmoire sert conserver la somme des bits de donnes. Le bit de parit vaut 1 lorsque la somme des bits de donnes est impaire et 0 dans le cas contraire. De cette faon les barrettes avec bit de parit permettent de vrifier l'intgrit des donnes mais ne permettent pas de corriger les erreurs. De plus pour 9 Mo de mmoire, seulement 8 serviront stocker des donnes, dans la mesure o le dernier mgaoctet conservera les bits de parit.

Les barrettes de mmoire ECC (Error Correction Coding) sont des mmoires possdant plusieurs bits ddis la correction d'erreur (on les appelle ainsi bits de contrle). Ces barrettes, utilises principalement dans les serveurs, permettent de dtecter les erreurs et de les corriger.

Page 10 sur 11

Ces barrettes ont un registre entre les puces de DRAM et le contrleur mmoire du systme (dans le chipset ou dans le processeur). Ce registre retient les donnes pendant un cycle d'horloge avant qu'elles ne soient envoyes vers le contrleur mmoire. Ce processus augmente la fiabilit du transfert de donnes, au dtriment du temps de traitement, en retard d'un cycle d'horloge par rapport de la mmoire sans registre. Ces modules de mmoire avec registre ne sont gnralement utiliss que dans les serveurs.

Certains contrleurs mmoire proposent un double canal (en anglais Dual Channel) pour la mmoire. Il s'agit d'exploiter les modules de mmoire par paire afin de cumuler la bande passante et ainsi exploiter au maximum les capacits du systme. Il est essentiel, lors de l'utilisation du Dual Channel, d'utiliser des barrettes identiques par paire (frquence, capacit et prfrentiellement de mme marque).

Page 11 sur 11