DISPOSITIVOS CMOS

Los dispositivos en los procesos CMOS son:

FETs PMOS FET`s NMOS DIODOS DE UNION P-N CAPACITANCIAS PARASITAS BIPOLARES PARASITOS INDUCTANCIAS PARASITAS

DIODO DE UNION P-N

Cualquier unin P-N puede formar un diodo. Los portadores mayoritarios se difunden de las regiones de alta concentracin a las regiones de baja concentracin.

DIODO DE UNION P-N

El campo elctrico de la regin de deflexin contrarresta la difusin. En equilibrio no hay flujo neto de portadores en el diodo

DIODO DE UNION P-N

NMOS (caractersticas)
SUSTRATO: LIGERAMENTE DOPADO (p-) FUENTE Y DRENADOR: ALTAMENTE DOPADO (n+) PUERTA: POLISILICIO

NMOS (caractersticas)
UNA CAPA DE OXIDO SEPARA LA PUERTA DEL CANAL. EL OXIDO DEL CAMPO Y EL CAMPO IMPLANTADO AISLAN EL DISPOSITIVO

NMOS

MOS caractersticas de salida

REGION LINEAL: Vds < Vgs Vt RESISTENCIA CONTROLADA POR VOLTAJE REGION DE SATURACION: Vds > Vgs Vt FUENTE DE CORRIENTE CONTROLADA POR VOLTAJE

MOS caractersticas de salida

LA DESVIACION DE LAS CURVAS DE LA FUENTE DE CORRIENTE IDEAL SE DEBE A: EFECTOS DE MODULACION DE CANAL. EL UMBRAL DEPENDE DE: NIVELES DE DOPAJE VOLTAJE FUENTE A MASA ANCHO DE OXIDO DE PUERTA

CAUSAS DEL RETARDO

EN CIRCUITOS MOS: LA PRINCIPAL CAUSA ES LA CARGA CAPACITIVA. DEBIDO A: CAPACITANCIA DEL DISPOSITIVO CAPACITANCIAS DE INTERCONEXION

CAPACITANCIAS MOSFET
TIENEN TRES ORIGENES: LA ESTRUCTURA MOS BASICA LA CARGA DEL CANAL LA DEFLEXION EN LAS REGIONES DE JUNTURA P-N

CAPACITANCIAS MOS (ESTRUCTURA)

LA DIFUSION FUENTE/DRENADOR SE EXTIENDE DEBAJO DEL OXIDO DE GATE DEBIDO A LA DIFUSION LATERAL. ESTO DA ORIGEN A LA SUPERPOSICION DE CAPACITANCIA FUENTE/DRENADOR: Cgso = Cgdo = Co x W

CAPACITANCIAS MOS (ESTRUCTURA)

CAPACITANCIA POR SUPERPOSICION PUERTA/MASA: Cgbo = Co x L

CAPACITANCIA DE CANAL
LA CAPACITANCIA E CANAL ES NOLINEAL ESTE VALOR DEPENDE DE LA REGION DE OPERACIN.

CAPACITANCIA DE CANAL
ESTA FORMADO POR TRES COMPONENTES: Cgb: CAPACITANCIA PUERTA A MASA Cgs: CAPACITANCIA PUERTA A FUENTE Cgd: CAPACITANCIA PUERTA A DRENADOR

CMOS BIPOLAR PARASITO

HAZARDS EN CMOS
PESTILLO DE FUENTES: DISTURBIOS ELECTRICOS TRANSITORIOS EN BUSES DE FUENTE Y TIERRA SECUENCIAMIENTO IMPROPIO DE FUENTES RADIACION DISTURBIOS ELECTROMAGNETICOS

HAZARDS EN CMOS
COMO EVITARLOS: METODOS TECNOLOGICOS (REDUCCION BETA, REDUCCION DE RESISTENCIA DE SUSTRATO, REDUCCION DEL AISLANTE) REGLAS DE DISEO (REGLAS DE ESPACIAMIENTO, DISTRIBUCION DE CONTACTOS, ANILLOS DE GUARDA)

LOGICA CMOS: 0, 1
LOS CIRCUITOS LOGICOS PROCESAN VARIABLES BOOLEANAS.

LOS VALORES LOGICOS ESTAN ASOCIADOS CON NIVELES DE VOLTAJE: VIN > VIH 1 VIN < VIL 0

MARGEN DE RUIDO: NMH = VOH VIH NML = VIL - VOL

DISEO DIGITAL MOSFET (CARACTERISTICAS)

ES UN DISPOSITIVO UNIPOLAR: NMOS, portadores de carga: electrones PMOS, portadores de carga: huecos ES UN DISPOSITIVO SIMETRICO: se pueden intercambiar la fuente y el drenador

DISEO DIGITAL MOSFET (CARACTERISTICAS)

POSEE ALTA IMPEDANCIA DE ENTRADA (Ig = 0): tiene baja corriente de reposo en configuracion CMOS. Dispositivo controlado por voltaje con alto fan out.

INVERSOR CMOS (CONSUMO DE POTENCIA)

CONSUMO DE POTENCIA DINAMICA: carga y descarga de capacitores. CORRIENTES DE CORTO CIRCUITO: hay un patron de cortocircuito entre fuentes cuando se realiza el switching. FUGAS: hay fugas en diodos y transistores.

INVERSOR CMOS

INVERSOR CMOS (CONSUMO DE POTENCIA DINAMICA)

EN FUNCION DEL TAMAO DEL TRANSISTOR: capacitancias de puerta y parasitas. PARA REDUCIR LA DISIPACION DE POTENCIA DINAMICA: Reducir CL Reducir Vdd (lo mas efectivo) Reducir f

INVERSOR CMOS

CIRCUITOS SECUENCIALES: INTERCONEXIONES

TEORICAMENTE, SE ASUME QUE LAS SEALES PUEDEN PROPAGARSE SIN RETARDO A LO LARGO DE LAS INTERCONEXIONES.

CIRCUITOS SECUENCIALES: INTERCONEXIONES

EN REALIDAD, LAS INTERCONEXIONES SON ESTRUCTURAS DE METAL O POLISILICIO QUE TIENEN ASOCIADAS RESISTENCIAS Y CAPACITANCIAS.

CIRCUITOS SECUENCIALES: INTERCONEXIONES

O SEA SE INTRODUCEN RETARDOS DE PROPAGACION EN LA SEAL QUE DEBEN SER TOMADOS EN CUENTA PARA LA OPERACIN CORRECTA DEL CIRCUITO

CIRCUITOS SECUENCIALES: INTERCONEXIONES

CIRCUITOS SECUENCIALES: INTERCONEXIONES

LAS VIAS O RESISTENCIAS DE CONTACTO DEPENDEN DE: LOS MATERIALES DE CONTACTO EL AREA DE CONTACTO

CIRCUITOS SECUENCIALES: INTERCONEXIONES

CIRCUITOS SECUENCIALES: INTERCONEXIONES

VIA /CONTACTO M1 a n+ o p+ M1 a Polisilicio V1, 2, 3 y 4

RESISTENCIA () 10 10 7

CIRCUITOS SECUENCIALES: INTERCONEXIONES

CIRCUITOS SECUENCIALES: INTERCONEXIONES

CAPA DE INTERCONEXIO N Polisicio a sustrato Metal 1 a sustrato Metal 2 a sustrato Metal 3 a sustrato

PLACA PARALELA 0.058 0.031 0.015 0.010

FRANJA 0.043 0.044 0.035 0.033

CIRCUITOS SECUENCIALES: INTERCONEXIONES

LOS RETARDOS DEPENDEN DE: La impedancia de la fuente La resistencia/capacitancia distribuida del cable La impedancia de carga

CIRCUITOS SECUENCIALES: INTERCONEXIONES

CIRCUITOS SECUENCIALES: INTERCONEXIONES

RETARDO RC DISTRIBUIDO: Puede ser dominante en conductores largos Es importante en conductores de polisilicio (relativamente de alta resistencia) Es importante en conductores de salicilicio Es importante en conductores altamente cargados.

CIRCUITOS SECUENCIALES: INTERCONEXIONES

DISTRIBUCION DEL RELOJ

Las seales de reloj son seales especiales Todo cambio de estado en un sistema sincrono esta referenciado a la SEAL DE RELOJ.

DISTRIBUCION DEL RELOJ

LAS SEALES DE RELOJ SON: Tipicamente cargadas con alto Fan Out. Viajan a traves de grandes distancias en el circuito integrado. Operan en altas frecuencias.

DISTRIBUCION DEL RELOJ: temporizacion exponencial

En un sistema sincrono todas las seales de reloj se derivan de una seal de referencia (Reloj maestro) Idealmente, los eventos temporizados de todos los registros deben actuar simultaneamente. En la practica la temporizacion de los eventos se retarda por las caracteristicas de los registros.

DISTRIBUCION DEL RELOJ:

DISTRIBUCION DEL RELOJ:

SKEW (asimetria): diferencia entre los instantes de temporizacion de dos registros secuenciales:
Skew = t(cki) t(cki+1)

DISTRIBUCION DEL RELOJ: maxima frecuencia de operacion

Tmin = 1/fmax = tdFF + tp,comb + tint + tsetup + tskew Skew > 0, decrece la frecuencia de operacin Skew < 0, puede usarse para compensar un patron de data critico, PERO esto puede ocasionar que aumente la asimetria en el siguiente patron de datos.

DISTRIBUCION DEL RELOJ

DIFERENTES PATRONES DE RELOJ PUEDEN TENER DIFERENTES RETARDOS DEBIDO A: Diferencias en la longitud de la linea entre la fuente de reloj y los registros.

DISTRIBUCION DEL RELOJ

DISTRIBUCION DEL RELOJ

Diferencias en retardo en los buffer activos de la red de distribucion del reloj: Diferencias en la inteconexion de parametros pasivos (resistencia/capacitancia, dimensiones, etc) Diferencias en los parametros activos del dispositivo (voltajes de umbral, movilidad de canal, etc)

DISTRIBUCION DEL RELOJ

En un buen diseo y una distribucion balanceada de la red, la distribucion de los buffers de reloj son la principal fuente de asimetria del reloj.