Beruflich Dokumente
Kultur Dokumente
Subtrator de 4 bits
A B
Cin
AND2
OR2 OUTPUT
10 AND2
Cout
A[3..0]
B[3..0]
VCC INPUT
11
12
B0
B1
B2
A0
A1
A2
A3
B3
B 4
VCC INPUT
somador1bit
somador1bit
somador1bit
somador1bit
Cin
Cout
Cin
Cout
Cin
Cout
Cin
Cout
OUTPUT
Overflow
GND
S0
S1
S2
S3
OUTPUT
S[3..0]
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Subtrator de 4 bits
So circuitos anlogos, afinal so operaes inversas. Ento cria-se um subtrator de 1 bit e depois une-os para fazer um de 4 bits?
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Subtrator de 4-bits
uma soluo, mas isso pode ser otimizado! Pode-se construir circuitos para efetuar qualquer operao apenas com somadores! A chave est na representao:
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Subtrator de 4 bits
Com nmeros em complemento a 2, a subtrao pode ser representada como uma soma: A B = A + (- B)
Subtrao:
Transformar B em B; Somar A e B
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Subtrator de 4 bits
Lembrando da aula, para encontrar o complemento a 2 de um nmero inverta os bits e adicione 1. Ex:
2 = 0010 Invertendo os bits: 1101 Adicionando 1: 1101 + 0001 = 1110 = -2 -7 = 1001 Invertendo os bits: 0110 Adicionando 1: 0110 + 0001 = 0111 = 7
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
B0
B1
B2
A0
A1
A2
A3
B3
B 4
somador1bit
somador1bit
somador1bit
somador1bit
Cin
Cout
Cin
Cout
Cin
Cout
Cin
Cout
OUTPUT
Overflow
GND
S0
S1
S2
S3
OUTPUT
S[3..0]
Agora s inverter B!
0 1 1 1 1 1 B 0XOR Seletor!! 1 1 1 1 0 0 0 1 0 1 1 0 1 0
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Se A negativo e B positivo (ou vice-versa) nunca haver overflow Se A e B so negativos e o resultado for positivo, ento houve overflow Da mesma forma, se A e B so positivos e o resultado for negativo, houve overflow
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
A[3] 0
B[3] 0
Cin 0
S 0
Cout Cout 0 0
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Resumindo...
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Resumindo...
Adicionar 1...
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Resumindo...
Calcular overflow
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Primeira atividade:
Desenvolver o subtrator de 4 bits Utilize os conceitos apresentados aqui e o somador de 4 bits desenvolvido na aula anterior
As entradas so dois vetores de 4 bits (A e B) e o seletor de 1bit As sadas so um vetor de 4 bits (Z) e o sinal de overflow de 1 bit
Essa atividade deve ser apresentada at a prxima sexta 15/07 aos monitores
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Somador BCD
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Somador BCD
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Somador BCD
A representao mudou, mas no precisamos definir um novo circuito para efetuar a soma em BCD.
Utilize o somador de 4 bits para somar Crie um novo circuito para transformar de binrio complemento a 2 em BCD!
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Somador BCD
Para resultados menores que 9, a sada a mesma (veja a tabela de dgitos BCD) Mas para resultados maiores que 9, preciso separar os dgitos
Subtraindo 10 do resultado (para nmeros menores que 20) obtemos o resultado esperado!
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Somador BCD
Como acabamos de ver, A B = A + (-B) para a representao binria utilizada Ento R 10 = R + (- 10) = R + (10110)
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Somador BCD
Analizando os nmeros maiores ou iguais a 10 percebe-se que eles pertencem a um dos formatos:
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
De forma incremental...
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
De forma incremental...
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
De forma incremental...
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Segunda atividade:
Desenvolver o somador BCD Utilize os conceitos apresentados aqui e o somador de 4 bits desenvolvido na aula anterior
As entradas so dois vetores de 4 bits (A e B) representados em BCD, ou seja, de 0 a 9. As sadas so dois dgitos em BCD representando a soma.
O dgito mais significativo sempre 0 ou 1, logo representado em 1 bit apenas O outro digito deve ter 4 bits
Essa atividade deve ser apresentada at a prxima sexta 15/07 aos monitores
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Sugestes de leitura
http://www.cin.ufpe.br/~if675/arquivos/aulas/2003-2/unidade1/aula07.pdf
Monitoria Sistemas Digitais 2007.1 - {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br
Sistemas Digitais