Transistor

Transistores
Presentacin por Jos Quiles Hoyo

Objetivos
Entender la distribucin y movimientos de carga en los
transistores
Conocer las estructuras, funcionamiento y caractersticas
de los diferentes tipos de transistor
Ser capaz de explicar les diferencias entre el transistor de
unin, el JFET y el MOSFET
Conocer algunas aplicaciones

El transistor de unin
Polarizacin
El amplificador
Modelos
El transistor de efecto campo
El JFET
El MOSFET
Circuitos lgicos, memorias, CCDs, TFTs

Fundamentos fsicos de la informtica, cap. 10
L. Montoto, Fundamentos fsicos de la informtica y las comunicaciones,
Thomson, 2005
A.M. Criado, F. Frutos, Introduccin a los fundamentos fsicos de la informtica,
Paraninfo, 1999

Transistores
Transistores
I
-
-
-
e
-
-
Colector
Emisor
Base
Colector
Emisor
Base

Base poco dopada
Emisor ms dopado que colector
El transistor bipolar de unin (BJT)
p
r
E
p n
V
V
0

r
E
Unin no polarizada
similar a dos diodos con polarizacin directa

p
r
E
p
n
V
V
0
r
E
I
E
I
B
I
C
I
B
+ I
C
= I
E
El transistor polarizado (saturacin)
p
r
E
p
n
V
V
0

r
E
I
E
= I
C
= I
B
= 0
similar a dos diodos con polarizacin inversa

El transistor polarizado (corte)
p
r
E
p
n
r
E
(P) Emisor (P) Colector (N) Base
I
E
I
B
I
nB
I
BB
I
nC
I
pB
I
C
B C
I I | =
Transistor polarizado en forma activa
I
E
I
B
I
nB
I
BB
I
nC
I
pB
I
C
BC inversa puede conducir si BE directa
Los huecos que se difunden de E a B llegan a C
| factor de ganancia
B C
I I | =
Transistor polarizado en forma activa
I
E

I
B

I
nB

I
BB

I
nC

I
pB

I
B
= -I
nC
+ I
BB
+I
nB
I
C
= I
pB
- I
BB
+ I
nC
I
E
= I
pB
+ I
nB

I
C

I
pB
, huecos que por difusin
pasan del emisor a la base.
I
nB
, electrones que pasan
de la base al emisor.
I
BB
, electrones procedentes del
circuito para cubrir las
recombinaciones.
I
nC
, dbil corriente de electrones del
colector a la base.
Hay 4 variables que dependen el tipo de conexin:
V
salida
, V
entrada
, I
salida
, I
entrada.

Base comn
Variables:
V
BE
, V
CB
, I
E
,

I
C

E
B
C
Emisor comn
Variables:
V
BE
, V
CE
, I
B
,

I
C

B
E
C B
E
C
Colector comn
Variables:
V
CB
, V
CE
, I
B
,

I
E

Configuraciones del transistor
R
C

V
CC

I
B
= 1 mA

V
BB

R
B

n
C
B
p
n
I
C
= 99 mA

I
E
= 100 mA

E
100 %
99 %
1 %
99 ~ = |
E
c
I
I
R
C

R
B

V
BE

V
CC
V
BB

V
CE

I
C

I
B

Configuracin en emisor comn
E

C

B

R
C

R
B

V
BE

V
BB

V
CE

I
C

V
CC

E

C

B

Curva caracterstica de entrada
I
B

V
BE

I
B

0,7 V
V
BE
= V
BB
- I
B
R
B

V
BE
~ 0,7 V
Curva caracterstica de salida
V
CE
(V)
I
C

I
B
= 20 A
I
B
= 40 A
I
B
= 60 A (mA)
R
C

R
B

V
BE

V
BB

V
CE

I
C

V
CC

E

C

B

I
B

V
CE
= V
CC
- I
C
R
C

Variables: V
BE
, V
CE
, I
B
,

I
C
R
B

R
C

+V
CC

V
salida

V
entrada

R
C

R
B

V
BE

V
CC
V
BB

V
CE

I
C

I
B
V
BE
~ 0,7 V para silicio

I
C
= |I
B
V
BE
= V
BB
- I
B
R
B

V
CE
= V
CC
- I
C
R
C

I
C

I
B

Emisor comn: variables
En regin activa: unin EB con polarizacin directa, BC con
polarizacin inversa. Aplicacin en amplificacin.
En regin de corte: las dos uniones polarizadas inversamente:
circuito abierto.
En regin de saturacin: las dos uniones polarizadas
directamente: cortocircuito.
I
B
= 0 A
I
B
= 40 A
I
B
= 20 A
I
C

(

m
A
)

V
CE
(V)
Regin de saturacin
Regin activa
Regin de corte

I
B
= 80 A
I
B
= 60 A
R
C

R
B

V
BE

V
CC

V
BB
V
CE

Ruptura
Curvas caractersticas del transistor CE
V
BB
(V) V
CE
(V) I
c
(mA) I
B
(A)
0,7 10 0 0
0,8 9,375 0,625 6,25
0,9 8,75 1,25 12,5
1 8,125 1,875 18,75
1,2 6,875 3,125 31,25
1,4 5,625 4,375 43,75
1,6 4,375 5,625 56,25
1,8 3,125 6,875 68,75
2 1,875 8,125 81,25
2,2 0,625 9,375 93,75
2,3 0 10 100
V
BE
= -I
B
R
B
+ V
BB

R
C
=1 kO
R
B
=16 kO
V
BE

V
CC
=10 V
V
BB
= 2 V
V
CE

I
C

V
CE

V
CC
= 10 V
C
CC
R
V
I
B1

I
B2

I
B4

I
B3

| = 100
V
BE
~ 0,7 V
V
CE
= V
CC
- I
C
R
C
= 10 - 8,125 = 1,875 V
A 25 , 81
16000
7 , 0 2
=
=
B
BE BB
B
R
V V
I
I
c
= |I
B
= 8,125 mA
Q
Q
Q
Saturacin
Corte
I
C

I
B

R
e
g
i
n

a
c
t
i
v
a

Lnea de carga y punto de funcionamiento
V
BE
0,7 V
V
CE
(V) I
c
(mA)
0 12,00 5,550 6,450
1000 O 12 0,00
100 kO
| 150
12 V
5 V
43,000 I
B
43,00 A 30,1 P
EB
30,10 W
6,450 I
c
6,45 mA 35,7975 P
CE
35,80 mW
6,493 I
E
6,49 mA P
T
35,83 mW
5,550 V
CE
5,55 V
4,850 V
CB
4,85 V
V
CC
V
B
B
R
B
R
C
0
2
4
6
8
10
12
14
0 2 4 6 8 10 12 14
V
cc
(V)
I
c

(
m
A
)
43,00 A 6,45 mA
6,49 mA
5,55 V
E
C
B
V
CE
= -I
C
R
C
+ V
CC

I
C

V
CE

Q
O
V
CE
I
C
R
C
V
CC

C
CE CC
C
R
V V
I

=
C
CC
R
V
R
C

R
B

V
BE

V
CC

V
BB
V
CE

I
B1

I
B2

I
B4

I
B3

I
C

V
CE

I
B1

I
B2

I
B4

I
B3

R
C

R
B

V
BE

V
CC
V
BB

V
CE

I
C

I
B

V
CC

C
CC
R
V
Punto de funcionamiento: I
B

I
C

V
CE

I
B1

I
B2

I
B4

I
B3

R
C

R
B

V
BE

V
CC
V
BB

V
CE

I
C

I
B

V
CC

1 C
CC
R
V
2 C
CC
R
V
3 C
CC
R
V
Punto de funcionamiento: R
C

I
C

V
CE

I
B1

I
B2

I
B4

I
B3

R
C

R
B

V
BE

V
CC
V
BB

V
CE

I
C

I
B

V
CC3

C
CC
R
V
3
C
CC
R
V
2
C
CC
R
V
1
V
CC2
V
CC1

Punto de funcionamiento: V
CC

B
E
B
C
I
C

V
CE
V
CC

Si V
BB
|, I
B
= |, I
E
~I
C
= V
CC
/R
C

zona de saturacin
cortocircuito CE V
CE
= 0
Si V
BB
= 0 o < 0,7 V, I
B
= 0,
I
E
~I
C
~ 0, V
CE
= V
CC

Zona de corte
circuito abierto V
CE
= V
CC

El transistor como conmutador
V
BB
(V) V
CE
(V) I
c
(mA) I
B
(A)
0,7 10 0 0
0,8 9,375 0,625 6,25
0,9 8,75 1,25 12,5
1 8,125 1,875 18,75
1,2 6,875 3,125 31,25
1,4 5,625 4,375 43,75
1,6 4,375 5,625 56,25
1,8 3,125 6,875 68,75
2 1,875 8,125 81,25
2,2 0,625 9,375 93,75
2,3 0 10 100
R
B

R
C

+V
CC

V
salida

V
entrada

V
entrada
V
salida

A Y
Y = not A
INVERSOR
Circuito inversor simple
I
E

I
B

P
Emisor
P
Colector
N
Base
I
C

R
L

A
D
V
EB
V
E
B
C
g
m
: transconductancia
AV
AD
= R
L
AI
C

A(-I
C
) = g
m
AV
EB

m L
EB
AD
g R
V
V
=
A
A
Transistor de unin: amplificador
Transistor de efecto campo de unin
(JFET)

Transistor de efecto campo metal-
xido-semiconductor (MOSFET)
Transistores de efecto campo
n
Drenador D
Fuente S
Puerta G
p p
Regin de agotamiento
Contactos hmicos
Transistores de efecto de campo de unin
(JFET)
Canal n
Canal p
Fuente
Drenador
Puerta
+V
DD
D
S
G
I
G
V
G
-V
DD
D
S
G
I
G
V
G
Transistor de efecto campo de unin (JFET)
n
p
p
S
G
D
I
D
I
D

V
DD
I
D

V
DS

I
DSS

V
P

Voltaje de estrechamiento
Al aumentar la tensin entre
Drenador y Fuente V
DS
, la
intensidad I
D
aumenta, al tiempo
que se estrecha el pasillo debido
al incremento de la de las uniones
p-n y la ampliacin de la regin de
agotamiento.
El pasillo se cierra para V
DS
= V
P
;
tensin para la que I
D
deja de
aumentar.
T
r
a
n
s
i
s
t
o
r
e
s

d
e

e
f
e
c
t
o

d
e

c
a
m
p
o

d
e

u
n
i
n

V
DD V
DD
n n
p
p
p
p
S
S
G G
D
D
I
D
I
D I
D I
D
V
GS
=0
Manteniendo nula la tensin entre la fuente y G, V
GS
, al aumentar la
tensin entre Drenador y Fuente V
DS
, la intensidad I
D
aumenta, al
tiempo que se estrecha el pasillo debido al incremento de la de las
uniones p-n y la ampliacin de la regin de agotamiento .
Transistores de efecto de campo de unin
(JFET)
V
DD
n
p
p
S
G
D
I
D
I
D
V
DS

I
DSS

I
D

Regin de comportamiento hmico
Estrechamiento del canal,
aumento de la resistencia
Para
V
GS
=0
V
P

Voltaje de estrechamiento, V
P

Al aumentar la tensin entre
Drenador y Fuente V
DS
, la
intensidad I
D
aumenta, al tiempo
que se estrecha el pasillo debido
al incremento de la de las uniones
p-n y la ampliacin de la regin de
agotamiento
El pasillo se cierra para V
DS
= V
P
Corriente de saturacin, I
DSat

Estrechamiento del canal
V
GS
< 0
I
D
V
DD
n
S
G
D
I
D
I
D
p
p
V
DS

I
D

V
GS
= -1 V
V
GS
= -3 V
V
GS
= 0 V
V
P
(para V
GS
=0)
2
1
|
|
.
|
\
|
=
P
GS
DSS Dsat
V
V
I I
I
DSat3

V
GS
= -V
P

Con valores negativos de V
GS
el
pasillo se cierra antes, siendo la
corriente de saturacin menor
V
P

I
DSS

I
DSat2

I
DSat1

Estrechamiento del canal
V
DS
(V)
I
D
(mA)
V
GS
= -1 V
V
GS
= -2 V
V
GS
= 0 V
2
5
1 8 , 7
|
.
|
\
|
=
GS
Dsat
V
I
I
DSS

V
GS
= -V
P

S
G
D
5 10 15
1
5
V
P
=5 V
-2 -4 0
V
GS
(V)
-5 -3 -1
V
P

V
GS
= -3 V
Intensidad de saturacin I
DS
=f(V
GS
)
D
G sustrato
n
S
D
G sustrato
p
S
D
G sustrato
n
S
D
G sustrato
p
S
D S G
n

p
n

D S G
n

p
n

Metal

xido

Semiconductor

Metal
de enriquecimiento de agotamiento
pMOS-FET
de enriquecimiento
nMOS-FET
de enriquecimiento
pMOS-FET
de agotamiento
nMOS-FET
de agotamiento
Formado por una placa de metal y un semiconductor, separados por una zona de xido del semiconductor -
por ejemplo SiO
2
- de unos 100 nm de espesor. Posee cuatro electrodos:

Compuerta, gate en ingls, simbolizado con G; que se conecta a la placa metlica.
Fuente (Source) y drenador (Drain), ambos simtricos, que se internan en el sustrato.
Sustrato (Body), generalmente conectado elctricamente con la fuente.
T
r
a
n
s
i
s
t
o
r

d
e

e
f
e
c
t
o

c
a
m
p
o

m
e
t
a
l
-
x
i
d
o
-
s
e
m
i
c
o
n
d
u
c
t
o
r

(
M
O
S
F
E
T
)

p
D
G
n n
SiO
2

S
Contactos metlicos
D

G sustrato
p

S
MOSFET de enriquecimiento n
p
S
D
G
V
DS
+++++++++++++
n n
e
-
atrados por la puerta +
V
GS
>V
T
I
D

Regin de agotamiento
D

G sustrato
p

S
- - - - - - - - - - - - - - - - -
Formacin del canal en el MOSFET de
enriquecimiento n
D

G sustrato
p

S
p
S
D
G
V
DS
+++++++++++++
n n
V
GS
>V
T
I
D

- - - - - - - - - - - - - - - - -
Al aumentar V
DS
, se estrecha el canal, alcanzndose la I de
saturacin, I
DS

Formacin del canal en el MOSFET de
enriquecimiento n
C
a
r
a
c
t
e
r
s
t
i
c
a

M
O
S
F
E
T

d
e

e
n
r
i
q
u
e
c
i
m
i
e
n
t
o

d
e

c
a
n
a
l

n

V
DS

I
D
(mA)
V
GS
= 4 V
V
GS
= 6 V
V
GS
= 5 V
V
GS
= V
T

En ausencia de canal para V
GS
= 0, no hay corriente I
D
. Es necesario un valor
mnimo de voltaje umbral V
T
positivo de V
GS
para que se forme el canal.
Aumentando V
GS
aumenta el valor de la corriente de saturacin
V
GS
= 7 V
2
) (
T GS Sat D
V V K I =
5 3 7
I
D
(mA)
V
GS
(V)
1 2 4 6 8
V
T

n
+
p

G
S
D
+ V
D

- - - - - - - -
- - - - - - - - -
+ V
G

+ + + + + +
n
+
p

G
S
D
+ V
DS
=V
Dsat

n
+
n
+
- - - - - - - - -
- - - - - - - - -
+ + + + +
n
+
n
+
p

G
S
D
+ V
DS

+ V
G

p
S
D
G
n n
n
D

G sustrato
p

S
MOSFET de agotamiento n
p
V
DS
n n
V
GS
= 0

I
D

Con V
GS
=0 ya existe canal y los e
-
del canal son
atrados por D
S
D
G
D

G sustrato
p

S
- - - - - - - - - - - - - - - - -
n
D

G sustrato
p

S
p
V
DS
V
GS
< 0

I
D

n
S
D
G -

- - - - - - - - - - - - - - -
+ + + + + + + + + + + + + + +
n n
- - - - - - - - - - - -
+ + + + + + + + + +
Con V
GS
<0, los e
-
del canal son repelidos hacia la zona p,
recombinndose con huecos. La corriente de saturacin
disminuye.
C
a
r
a
c
t
e
r
s
t
i
c
a

M
O
S
F
E
T

d
e

a
g
o
t
a
m
i
e
n
t
o

d
e

c
a
n
a
l

n

V
DS
(V)
I
D
(mA)
V
GS
= -3 V
V
GS
= -2 V
V
GS
= -1 V
V
GS
= 0 V
V
GS
= 1 V
5 10 15
2
1
|
|
.
|
\
|
=
p
GS
DSS D
V
V
I I
2
4
1 8 |
.
|
\
|
=
GS
D
V
I
5
10
D

G sustrato
p

S
n
+
n
+
p

G
S
D
+ V
DS

n

V
GS
(V)
-3 -2 -1 0 1
V
P

5
10
I
DSS

I
D
(mA)
-4
- V
G

- - - - - - -
n
+
p

G
S
D
+ V
DS
=V
Dsat

n
+
- - - - - - - - -
- - - - - - - - -
Aplicaciones: circuitos lgicos
puertas AND y OR, lgica de diodos
1N914
1N914
A
B
R

V
s
10 V
Puerta AND con diodos
V
s

R
Puerta OR con diodos
1950: Abandono de las vlvulas de vaco y sustitucin
por transistores individuales
1960: Circuitos integrados en sustrato de silicio
1980: Transistores de efecto campo
1993: Tecnologa CMOS
Del vaco al CMOS
Inversor (NOT)
Aplicaciones: circuitos lgicos
tecnologa CMOS
G
D
S
FILA
BIT
Se almacena un 1 en la celda cargando el
condensador mediante una V
G
en fila y V
D
en bit
La lectura se hace aplicando V
G
en fila y midiendo la
corriente en la lnea bit
La lectura es un proceso destructivo. Hay que
restaurar el valor ledo
SRAM
DRAM
Aplicaciones: memorias RAM
EPROM
MOSFET ROM
Aplicaciones: memorias ROM
CCD
CMOS sensor
Aplicaciones: CCD
Estructura DRAM con celda
LCD i LED
RGB
Aplicaciones: TFT

Transistor

Hochgeladen von

Dokumentinformationen

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Transistor

Hochgeladen von

Copyright:

Verfügbare Formate

Transistores

Presentacin por Jos Quiles Hoyo

Das könnte Ihnen auch gefallen