TRANSISTOR DE EFECTO DE

CAMPO
FET, CONFIGURACIN, ECUACIONES,
APLICACIONES
Caractersticas
1. Es ms sencillo de fabricar y ocupa menos espacio en forma
integrada.
2. Exhibe una gran resistencia de entrada, tpicamente de muchos
megaOhms.
3. Es menos ruidosa que el transistor bipolar.
4. No exhibe voltaje offset a corriente de drenaje cero, y por tanto lo
hace un excelente recortador de seales.
Componentes electrnicos: El transistor de efecto de campo
Introduccin
El transistor de efecto de campo de unin o JFET
JFET de canal N
JFET de canal P
El transistor MOSFET
Mosfet de acumulacin
Mosfet de deplexin

Transistores de efecto de campo (FET)
FET de unin (JFET)
FET metal-xido-semiconductor (MOSFET)
Transistores JFET
Canal N Canal P
G
D
S
G
D
S
G - Puerta (GATE)
D - Drenador (DRAIN)
S - Surtidor o fuente (SOURCE)
Estructura interna de un JFET
Canal N Canal P
D
G
S
P
N
P
D
G
S
P
N N
G
D
S
G
D
S
Funcionamiento de un JFET de canal N (I)
Unin GS polarizada inversamente
Se forma una zona de transicin libre de
portadores de carga
La seccin del canal depende del voltaje
V
SG

Si se introduce un cierto voltaje D-S la
corriente I
D
por el canal depender de
V
SG

D
G
S
N
P
V SG
P
Canal
Zona de
transicin
Funcionamiento de un JFET de canal N (II)
Entre D y S se tiene una resistencia que vara en funcin de V
SG

D
G
S
V SG
V
DS
(baja)
I
D
V DS
I
D
V SG
El canal
se estrecha
Funcionamiento de un JFET de canal N (III)
El ancho del canal depende tambin del voltaje V
DS

Pasado un lmite la corriente I
D
deja de crecer con V
DS

D
G
S
V SG
V DS
I
D
V + V
DS SG
U
SG
V
DS
I
D
V
SG1
V
P
V
SG
=0V
V
SG2
Construccin
n p p
Contactos hmicos
Drenaje (D)
Fuente (S)
Canal-n
Compuerta (G)
Regin de
agotamiento
El FET consiste de una regin de tipo n la cual tiene es su parte media dos
regiones de tipo p. Una terminal de la regin n se llama Fuente (Sourse) y la
opuesta Drenaje (Drain). Las regiones tipo p estn conectadas. La terminar
de las regiones p se llama Compuerta (Gate).
n
V
GS
= 0 y V
DS
> 0
p p
G
Regin de
agotamiento
D
S
I
D
I
S
V
DD
V
DS
+

Resumen
Caractersticas de transferencia
La relacin entre I
D
y V
GS
est definida por la ecuacin de Shockley.
2
1
|
|
.
|

\
|
=
P
GS
DSS D
V
V
I I
Las caractersticas de transferencia definidas por esta ecuacin no se ven
afectadas por la red en la cual se utiliza el dispositivo.
La grfica muestra que existe una relacin parablica entre I
D
y V
GS
.
Aplicaciones de la ecuacin de Shockley
V V DSS D
GS
I I
0
|
=
=
Para las curvas anteriores podemos obtener:
2
1
|
|
.
|

\
|
=
P
GS
DSS D
V
V
I I
Con V
GS
= V
P

I
D
= 0
Con V
GS
= 1 V
mA mA I I
DSS D
5 . 4
4
1
1 8
4
1
1
2 2
=
|
.
|

\
|
=
|
.
|

\
|

=
La relacin inversa de la ecuacin de Shockley se obtiene con facilidad
|
|
.
|

\
|
=
Dss
D
P GS
I
I
V V 1
Para I
D
= 4.5 mA, I
DSS
= 8 mA y V
P
= 4 V, se obtiene
V V
GS
1
8
5 . 4
1 4 =
|
|
.
|

\
|
=
Mtodo manual rpido
Tomando V
GS
= V
P
/2 se obtiene un valor para I
D
= I
DSS
/4
Con I
D
= I
DSS
/ 2 se obtiene un valor para V
GS
= V
P
( 0.293)
Ms los puntos V
GS
= 0, I
D
= I
DSS
, y V
GS
= V
P
, I
D
= 0.
Ejemplo
Trazar la curva para un FET de canal-p definida por I
DSS
= 4 mA y V
P
= 3V
Ejemplo
Trazar la curva definida por I
DSS
= 12 mA y V
P
= 6V
Comparacin con el BJT
I
D
= I
DSS
(1 V
GS
/V
P
)
2
I
C
= |I
B
I
D
= I
S
I
E
= I
C
I
G
= 0 V
BE
= 0.7V
Resumen de las caractersticas de un JFET de unin:
La corriente de drenador se controla mediante voltaje (a diferencia
de los transistores bipolares donde se controla la corriente de
colector mediante la corriente de base)
La unin puerta-fuente se polariza en zona inversa y existe un valor
lmite de V
GS
a partir del cual el canal se cierra y deja de pasar
corriente de drenador
Entre drenador y fuente el JFET se comporta como una resistencia
o una fuente de corriente dependiendo de la tensin V
DS
.
Aplicaciones tpicas: amplificadores de audio y de radiofrecuencia
JFET (n-channel) Biasing Circuits
2
1
|
|
|
.
|

\
|
=
P
GS
DSS DS
V
V
I I
0 , = = = + =
G GS GS G G GG
I Fixed V V R I V
D DS DD DS
P
GS
DSS DS
R I V V
V
V
I I
=
|
|
.
|

\
|
=
and
1
2
S
GS
DS
S DS GS
R
V
I
R I V
=
= + 0
For Self Bias Circuit
For Fixed Bias Circuit
Applying KVL to gate circuit we get
and
Where, V
p
=V
GS-off
& I
DSS
is Short ckt. I
DS
JFET Biasing Circuits Count
or Fixed Bias Ckt.
JFET Self (or Source) Bias Circuit
2
1 and
|
|
|
.
|

\
|
=
P
GS
DSS DS
V
V
I I
S
GS
P
GS
DSS
R
V
V
V
I =
|
|
|
.
|

\
|

2
1
0 2 1
2
= +
(
(
(

|
|
|
.
|

\
|
+
S
GS
P
GS
P
GS
DSS
R
V
V
V
V
V
I
This quadratic equation can be solved for V
GS
& I
DS
The Potential (Voltage) Divider Bias
0 1
2
=

|
|
|
.
|

\
|

S
GS G
P
GS
DSS
R
V V
V
V
I
DS GS
I V gives equation quadratic this Solving and
A Simple CS Amplifier and Variation in I
DS
with V
gs
Transistores MOSFET (FET Metal-oxido-semiconductor)
Canal N Canal P
G - Puerta (GATE)
D - Drenador (DRAIN)
S - Surtidor o fuente (SOURCE)
G
D
S
G
D
S
G
D
S
G
D
S
Canal N Canal P
MOSFET acumulacin MOSFET deplexin