Estndares de la UIT

Circuito E0 con una velocidad de 64Kbps. Circuito E1 compuesto por 32 canales de 64Kbps de los cuales el primero se emplea para la sincrona.

Multiplex Digital de Seales Telefnicas

Usado inicialmente en TX. telefnica con velocidades estandarizadas S1 Eopor la UIT.

S2
64Kbps S3 S29 S30 2.048 Mbps Ejemplo particular de Circuito E1 (30 canales de inf. y 2 canales de servicio)

Multiplexor 1 trama = 125 s = 32 intervalos = 2.048 Mbps

31 0 1 2 3 4 5 16 17 18 19 20 21

30 31 0 1

sincronizacin

sealizacin

2 8 bits codificados

Tcnicas de Transmisin para altas velocidades

Jerarqua Digital Plesicrona (PDH) Jerarqua Digital Sincrnica (SDH)

Jerarqua Digital Plesicrona (PDH)

La necesidad de transmitir flujos crecientes de informacin hizo multiplexar seales E1 para formar seales de jerarqua superior. Cada nuevo nivel requiere de bits de servicio y se forma entrelazando bits de los flujos tributarios. Plesio significa cercano y cronos tiempo: variaciones alrededor del valor Nominal de frecuencia.
4

1 Eo 2 30

Multiplex Digital Jerrquico

E1
1 2 3 4 E2 1 2 3 4 E3 1 2 3 4 E4

PDH

Multiplexores

UIT
circuito Eo E1 E2 E3 E4 E5 0.064 2.048 8 . 448 34. 368 139. 264 565.148 1 30 120 480 1920 7860

velocidad Mbps canales de voz

Sincronismo en PDH
30 Eo 64 Kbps 2.048 Mbps

Los 30 canales estn generados con el mismo reloj y se puede formar la trama sincrnica en la que cada canal tiene definido su intervalo de tiempo. En la recepcin una vez sincronizada la trama se pueden identificar cada canal tributario (afluente).

Sincronismo en PDH

E0

E2
E1

Los relojes de cada E1 son generados independientemente y por lo tanto diferentes.

2.048 Mb/s +/- 50 8.448 Mb/s +/- 30 34.368 Mb/s +/- 20 139.264 Mb/s +/- 15 E1 E2 E3 E4

Sincronismo en PDH

E2 E1

Al multiplexar bit a bit los canales tributarios, se presentan sobrelecturas o prdidas de bits. Las tributarias con velocidades ms lentas sufriran sobrelectura => bit ledo dos veces Las tributarias ms rpidas sufriran over run => se perdera un bit sin leer.

E0

Sincronismo en PDH
S1 S2 S1 S2

fc1 > fc2

bit ledo dos veces (sobrelectura)

Si por el contrario fc1 < fc2 pasara que un bit de S2 quedara sin ser ledo (over run)

Proceso de Justificacin en TDM de jerarqua superior

Es preciso ajustar las velocidades de los flujos tributarios mediante un proceso de justificacin antes de entrelazar los bits. Para no perder ningn bit en el proceso de lectura se ajustan todas a una velocidad nominal V0, superior que la mxima permitida, aadiendo bits de relleno.
10

Proceso de Justificacin
En T0 corresponden n bits del canal afluente ms dgitos de justificacin con el siguiente comportamiento.
justificacin positiva PN n bits de V0 To justificacin negativa

11

Proceso de Justificacin
1 .- Si el canal afluente tiene exactamente la velocidad V0 nominal :
P N I R n bits de V0

P siempre de informacin y N siempre de relleno

12

Proceso de Justificacin
2 .- Si el canal afluente tiene una velocidad menor que la nominal se introducen peridicamente bits de relleno
P N I o R R

n bits de V0

P de informacin o relleno y N siempre de relleno Justificacin positiva

13

Proceso de Justificacin
3 .- Si el canal afluente tiene una velocidad mayor que la nominal se emplean en informacin mayor cantidad de bits que los nominales, se emplea N unas veces de informacin y otras de relleno.
P N I I o R n bits de V0

P de informacin y N de informacin o relleno Justificacin negativa

14

Proceso de Justificacin
Con este proceso se ajustan las velocidades a la velocidad mxima mediante bits de relleno. En la trama se destinan bits para indicar la condicin de cada bit P y N de forma que en la recepcin se pueda reconstruir fielmente cada flujo tributario . En el receptor los bits de relleno se 15 eliminan.

Proceso de extraccin de un afluente de la seal multiplexada

Por la forma en que se construye E1 puede, una vez sincronizada la trama, extraerse cada uno de los canales E0 que la componen. Ej.Canal 3, los octetos de la tercera posicin en la trama. No sucede igual con la extraccin de un E0 de dentro de un E2 o de cualquier otra jerarqua superior. Para saber cual bit es de informacin y cual de relleno es 16 preciso demultiplexar las tramas.

 Todo equipo multiplex debe ser capaz de manejar entradas, cuyos relojes difieran unos de otros, hasta y ms all de las tasas normadas. Este problema se resuelve aadiendo bits de ajuste o relleno a cada tributaria de entrada, llevndolas a una tasa ligeramente ms alta, pero todas iguales. Hasta que esto no sucede no se realiza el TDM. Dentro de cada seal de tasa superior hay cuatro oportunidades por trama (uno por tributaria) para insertar bits de relleno.

Proceso de Justificacin resumen

Bits de servicio de la seal multiplexada

Cuando se combinan 4 tributarios, la tasa de transmisin resultante es ligeramente mayor que 4 veces la tasa de la seal de entrada. Por ejemplo, 4 x 2048 = 8192 Kb/s pero la tasa real de transmisin es de 8448 Kb/s. Estos bits extras conforman una tara (overhead) introducida como parte del proceso de multiplexaje. Estos son requeridos para los siguientes propsitos : *Estructura de Tramas (Secuencia sincronismo) *Justificacin (Relleno e indicador de relleno) *Alarmas Remotas 18 *Bits Restantes

ESTRUCTURA DE TRAMA DE UNA SEAL DE 8 MBITS

PALABRA DE ALINEAMIENTO DE TRAMA 1111010000

1234 1
BIT PARA USO NACIONAL BIT PARA ALARMA DE TRANSMISION

212 1234 50

4 BIT CONTROL DE JUST.

1234 51

424 1234 102

4 BIT CONTROL DE JUST

1234 103
BITS DISPONIBLES PARA JUSTIFICACION

636 1234 154

4 BIT CONTROL DE JUST

848 1234 206

1234 1234 155 156

111En control de justificacion hay relleno 000 en control de justificacion no hay relleno

19

 En ausencia de justificacin 206 bits V = 2052.226 Kbit/s Capacidad ofrecida con un 0.2 % de la velocidad nominal Con justificacion 205 bits V = 2042.258 Kbit/s Velocidad maxima de justificacion: Vr = 9962 bit /s Vr = Vaj Vp = 4226 bit/s
20

ESTRUCTURA DE TRAMA DE UNA SEAL DE 34368 KBITS

21

Conmutacin de canales de 64 Kbps

Matriz de conmutacin

central de conmutacin A

B circuitos PDH de 140 Mbps

Un nuevo usuario solicita circuitos arrendados de 2Mbps para crear una red privada en puntos . pero los flujos de 22 2Mbps no son identificables

Multiplexor de insercin/extraccin de canal de 2 Mbps (ADM)

140 Mbps 34 Mbps 140 Mbps

8 Mbps

2 Mbps

usuario
23

sitios de usuario
ADM

Red lgica

ADM

ADM

circuitos PDH de 140 Mbps

24

INTERFACES DE CONEXIN Las especificaciones elctricas para las conexiones E1, E2, E3, etc, son distintas, partiendo por las condiciones elctricas, tipo de codificacin, tipo de interfaz entre otros detalles. Protocolo E1 E2 E3 Capacidad 2 Mbps 8 Mbps 34 Mbps Interfaz V.35, DB15 E1 en paralelo (High Speed Serial Interfaz)

Interfaz V.35: Es una combinacin de la norma V.35 y la EIA 232. Todos los pines de datos y de temporizacin se aaden a la especificacin V.35 que son circuitos balanceados y de bajo voltaje. Utilizado para enlaces troncales E1 entre equipos de conmutacin.
25

Interfaz DB15 a BNC: Diseada para trabajar con equipos Cisco, proporciona una interfaz de conexin E1. Interfaz HSSI: La interfaz serial de alta velocidad (HSSI, HighSpeed Serial Interface) admite velocidades de transmisin de hasta 52 Mbps. La interfaz HSSI se usa para conectar routers en las LAN con las WAN mediante lneas de alta velocidad como las lneas T3 E3.

Interfaces Elctricas
Interfaz E1 A 2048 Kbps - En los puertos de entrada, se presentar una impedancia de 75 Ohms para conexiones coaxiales y de 120 Ohms para conexiones de pares simtricos. Interfaces E2, E3, E4 - En los puertos de entrada presenta un impedancia de 75 Ohms.
26

27

DETECCION DE ERRORES Y ALARMAS

Deteccin de Errores La CRC por sus siglas en ingles, es un mtodo de control de errores y una de sus finalidades es el monitoreo de errores, donde controla el BER de un enlace digital de extremo a extremo, el cdigo CRC se coloca al crear la trama y se mantiene con ella hasta el final donde el receptor la analiza para ver si ocurri un error. El CRC no es ms que un conjunto de bits de paridad usados para el control de la tasa de error.
28

 Prdida de Trama (LOS)

La alarma en PDH denominada LOS (Lost of frame), se dispara cuando el nivel de la seal se encuentra por debajo de un BER de 1 en 10-, esto puede ocurrir cuando se corta el cable de transmisin o existe mucha atenuacin en la seal. La alarma ser retirada cuando se detecten dos tramas PDH y no nuevas seales de LOS. Algunos criterios para la deteccin y desaparicin de la seal de LOS segn la norma G.775 son: Se detecta una seal de LOS en una interfaz de 64 kbps cuando se tiene una ausencia de seal por un periodo de 31 us a 30 ms. Se detecta una seal de LOS en una interfaz de 2048 Kbps cuando se tiene una ausencia de seal por un periodo de 5 us a 1 ms.
29

 Seal Indicadora de Alarma (AIS)

La alarma denominada AIS (Alarm Indication Signal) es una seal de informacin caracterstica que poseen todas las jerarquas SDH. Es generada para remplazar el trfico normal cuando este contiene una condicin defectuosa para poder prevenir fallos. Algunos criterios para la deteccin y desaparicin de la seal de AIS segn la norma G.775 son: La seal de 64 kbps contiene 5 o menos ceros en una secuencia de 128 unos. La seal de 64 kbps de unos sin trama con una duracin de 15.6 ms no debe contener mas de 0.20.1% ceros. La seal de 2048 kbps contiene 2 o menos ceros en una secuencia de 512 bits (250 us). La seal de 64 kbps de unos sin trama con una duracin de 0.5 ms no debe contener mas de 0.20.1% ceros. 30

31

32

33

Jerrquica Digital Sincrnica (SDH)

34

SDH: Sumario
Generalidades y Caractersticas. Estructura de STM-1 Justificacin en SDH Elementos lgicos y secuencia de estructuracin Trama de alto nivel STM-N Concatenacin Equipos de SDH Proteccin en SDH SDH de nueva generacin
35

Exigencias actuales
Necesidad de multiplexar velocidades an superiores. Se requiere acceder a los afluentes o tributarios a travs de esquemas ms simples y econmicos. Se requiere incrementar el nivel de gestin en la red para mejorar la calidad de servicio.
36

Sincrona Digital Jerrquica (SDH)

Origen en EU bajo el nombre de Synchronous Optical Network SONET. (1985) Estandarizada por la UIT como SDH mediante G707 (anteriormente G707, G708 y G709). (1989) Velocidad bsica de 155 Mbps. Synchronous Transport Module level 1=STM-1 Adecuada para transportar celdas ATM.
37

Niveles de SDH
SONET
STS-1/OC-1 STS-3/OC-3 STS-9/OC-9 STS-12/OC-12 STS-48/OC-48 STM-4 STM-16 STM-1

SDH

Mbps
51.84 155.52 466.56 622.08 2488.32

STS-192/OC-192 STM-64

9953.28
38

SDH
SDH es una tcnica de multiplex con mayores anchos de banda dedicados a gestin Aparentemente su instalacin no es notada por el usuario pero el operador de la red responde con mayor rapidez y eficiencia ante problemas en la red. (Mayor overhead pero permitido por el empleo de fibra ptica) 39

Caractersticas de SDH
Entrelazado por octetos o bytes. Duracin de las tramas de 125 s (compatibilidad con otros sistemas). Las tramas se repiten 8000 veces por segundo==> cada byte transporta 64 Kbps. Empleo de justificacin para compensar las diferencias de los relojes de los afluentes.
40

Caractersticas de SDH
Los bits de carga til (provenientes de los afluentes) flotan en la cadenas de bits de SDH. Localizados gracias a los punteros que indican comienzo de la informacin. Posee una tara muy grande que permite mltiples canales de gestin. Opera principalmente sobre FO monomodo con capacidad superior a 30 mil canales y distancias de mas de 100 Km sin repetidor. Hay versiones sobre radio hasta 155 Mbps

41

Ventajas de SDH
Tcnica simplificada de multiplex/demultiplex. Acceso directo a los afluentes de menor velocidad sin multiplexar/demultiplexar la seal completa. Capacidades superiores de operacin, administracin y mantenimiento (OAM) Fcil crecimiento hacia mayores velocidades binarias acorde a la evolucin de la tecnologa. Permite las velocidades de la PDH y de banda 42 ancha.

Conceptos Bsicos
Trama STM-1 (Synchronous Transport Module) es el mdulo bsico para SDH. Duracin de la trama de 125 s (compatible con PCM) Longitud de la trama 2430 = (270 x 9) octetos. Capacidad til 2340 = (260 x 9) octetos Velocidad de transmisin: 155.52 Mbps.
43

Trama270 Bsica STM-1 octetos (columnas )

1 1 RSOH 9 filas

9 10
P transmisin Carga til H MSOH

270

PTR AU

9 RSOH: Regeneration Seccion Overhead 260 MSOH: Multiplex Seccion Overhead POH: Path Overhead

2430

44

45

Niveles de SDH
multiplexor fuente multiplexor adicin sustraccin ADM regeneradores regeneradores multiplexor destino

seccin regeneradora
seccin de multiplexacin

seccin r.

trayectoria

La estructura de la trama contiene informacin de control para la gestin de cada parte constituyente del 46 sistema.

Seccin de Regeneracin
La seal de SDH contiene funciones integradas de mantenimiento muy poderosas. La seccin regeneradora (RS) es la unidad de mantenimiento de nivel inferior La seccin regeneradora es importante en la localizacin de fallas. Tiene asociada la tara de seccin de regeneracin que es revisada y puede ser modificada por las estaciones terminales de una seccin multiplex y por los regeneradores de lnea 47

La Seccin multiplexora
La seccin multiplexora (MS) constituye el segmento entre nodos de la red. En sus extremos tiene lugar el multiplexaje, la interconexin, la conmutacin de proteccin y la sincronizacin. Tiene asociada la tara se seccin de multiplex que es revisada y es modificada en cada paso de multiplexaje. La seccin multiplexora es importante en el control de la red. 48

Trayecto (Path)
El ltimo elemento es la trayectoria. Este es el segmento de la red desde el punto en el cual una seal tributaria se proyecta en la SDH, a travs de la isla SDH, hasta el punto donde el tributario se convierte de nuevo en una seal plesicrona. Tiene asociada la tara de trayectoria que se calcula e inserta en la constitucin de un flujo SDH. 49

Estructura SDH
1 4 9

RSOH PTR AU MSOH

P O H

Carga til

multiplexor fuente

multiplexor multiplexor insercin7extraccin destino regenerador regenerador

seccin

seccin multiplexora trayectoria

50

Tara de Seccin (SOH) STM-1

9

RSOH
SECCION REGENERADORA

A1 A1 A1 A2 A2 A2
3

J0/C1 NU

B1 D1

E1 D2

F1 D3

NU NU NU

APUNTADOR de UA
B2 B2 D4 D7 D10 S1 B2 K1 D5 D8 D11 K2 D6 D9 D12 M1 E2 NU NU

MSOH
SECCION MULTIPLEXORA

Cada Byte significa un flujo de 64Kbps

Tara de Seccin Regeneradora

Su contenido es examinado y puede ser modificado por las estaciones terminales de una seccin multiplex y por los regeneradores de lnea. Funciones: Alineacin de la trama Chequeo de paridad Identificacin de la STM-1 Canales de comunicacion de datos, voz y 52 usuario

Reservado para uso futuro

Seccin Regeneradora
A1 A1 A2
E1 D1

A1
B1 D1

A2

A2

J0/C1 NU

NU

F1
D3

NU

NU

A1:Palabra de alineamiento de trama Valor= 11110110 =F6 H A2: Palabra de alineamiento de trama Valor= 00101000=28H J0/C1: identificador de punto de acceso de seccin/ . . identificador de STM-1 en STM-N. (1 a 4) B1: Bits de monitoreo de errores (Octeto de paridad) BIP-8 es la suma modulo 2 de todos los bytes de la trama anterior. E1:Canal de voz-dato de servicio entre re-generadores F1:Canal de usuario (operadores de red) D1-D3:Canal de comunicacion de datos DCC. NU:Reservado para uso nacional

Seccin Multiplexora
Reservado para usos futuros B2 B2 D4 D7 D10 S1 B2 K1 D5 D8 D11 K2 D6 D9 D12 M1 E2 NU NU

B2: Bytes de monitoreo de errores (paridad) BIP-24 K1:Automatic Protection Switch Chanel APS K2:Bit 1-5 Automatic Protection Switch Chanel Bit 6-8 Multiplex Section Remote Defect Indication y Alarm Indication signal D4-D12: (DCC) Canales de control de datos para la seccin multiplexora S1 :Bits 5-8 Estado de la sincronizacin M1:Multiplex seccion remote error indication(MS-REI) E2:Canal de servicio de voz para la seccion multiplexora NU:Reservado para uso nacional

Contenedores
La informacin de usuario es transportada en unidades denominadas contenedores. Contenedores: Unidad definida para transportar cualquiera de los niveles de PDH y capacidades de banda ancha (afluentes). Hay distintos tipos de contenedores.
55

Tipos de Contenedores
C11 Para contener la velocidad de 1.544 Mbps C12 Para contener la velocidad de 2.048 Mbps C2 Para contener la velocidad de 6.312 Mbps C3 Para contener la velocidad de 34.368 y 44.736 Mbps

C4 Para contener la velocidad de 139.264 Mbps

56

Orden de los contenedores

Contenedores de orden superior: contienen otros contenedores. Contenedores de orden inferior: Ellos son contenidos y no contienen otros contenedores

57

Uso de Carga til

Indicador
AREA DE CARGA UTIL

9 Bytes

261 Bytes Un STM-1 puede transportar: 1 seal de 139.264 Mbit/s 3 Seales de 45.736 Mbit/s 3 Seales de 34.368 Mbit/s 21 Seales de 6.312 Mbit/s 63 Seales de 2.048 Mbit/s 84 Seales de 1.544 Mbit/s

Contenedor virtual VC
P O H

Cn

VCn
59

Estructura de tara de trayecto (POH)

POH J1 B3 C2 G1

F2 H4
F3 K3 N1
1 BYTE

C-4

VC-4

60

ANLISIS DE UNA SEAL DE 140 M

ESTRUCTURA DEL ENCABEZADO DE TRAYECTO
J1
B3 C2

G1
F2 H4 Z3 Z4 Z5

J1: Identificador de trayecto B3: Deteccin de errores (paridad) dentro de VC4 C2: Identificador de carga (contenedor utilizado, No utilizado, ATM, etc..) G1: Estado del trayecto (# errores y alarmas) F2: Canal de usuario de trayecto H4: Indicador de posicin de multitrama Z3, Z4: Canales de reserva
Z5: Vigilancia de subred
61

Unidad Administrativa (AU)

Contenedor Virtual de orden superior e indicador de Unidad Virtual. El indicador seala el emplazamiento del inicio del contenedor virtual.

62

Constitucin de AU 4
P PTR = Indicador J1 B3 C2 G1 F2 H4 Z3 Z4 Z5

VC4

Indicador seala

la direccin de inicio del VC4 o sea la ubicacin de J1 dentro de VC4 AU4 = VC4 + Indicador
63

Numeracin de octetos dentro de VC4

1 2 3 4 260 261
608 608 608 695 695 695 522 522 522 523 609 609 609 610 696

RSOH

Indicador

782 86 86 86

MSOH
521 521 521
64

El Indicador de AU (Pointer)
Campo con posicin fija en la trama SDH. Contiene el nmero del octeto donde inicia el CV (Octeto J1 de POH). Permite compensar diferencias de fase entre contenedores virtuales dentro de un mismo mdulo de transporte. Permite compensar diferencias de frecuencias entre un Contenedor Virtual y el Mdulo de Transporte Sncrono.

Trama con Indicador en 0

RSOH Indicador en 0 J1 Trama N MSOH

P
O H

Trama N+1

66

Trama con Indicador en 522

J! Trama N 522

J!
Trama N +1

522

J!

67

Indicador O, 522

Trama N

Indicador J1

Trama N+1

Indicador
J1
68

Proceso de ajuste del indicador

La clave de SDH para acceder directamente a los afluentes esta en su capacidad de resolver las diferencias de relojes entre tramas y contenedores virtuales a travs de un proceso de justificacin. El indicador se mantendr apuntando al byte J1. Eso hace que el contenedor virtual flote en la trama.
69

El Indicador de AU4
1
2 3 oportunidad de oportunidad de justificacin justificacin negativa positiva

4 H 1 H 1 H 1 H 2 H2 H 2 H 3 H 3 H 3 0 0 0 1 1 1 * * ** ** 5 1er H1 1er H2 6 N N N N S S I D I D I D I D I D 7 Valor del indicador codificado 8 en 10 bits 9

70

ANALISIS DE UNA SEAL DE 140 M

APUNTADOR RSOH APUNTADOR MSOH POH C-4 C-4

H1 Y

Y H2 1* 1* H3 H3 H3

H1 + H2 Bits de NDF (New Data Flag) Flag no activa NNNN= 0101 Flag activa NNNN= 1001 Y 1001SS11 (bits S sin especificar) 1* Octeto todos unos H3 Oportunidad de justificacion negativa

ANALISIS DE UNA SEAL DE 140 M

APUNTADOR

H1
0110ssID

H2
IDIDIDID

Se invierte el valor de todos los bits (decremento) Indican justificacion negativa Se invierte el valor de todos los bits (incremento) indican justificacion positiva

S Indicacion de tamao (No usados en AU-4) I Bits de incremento D Bits de decremento I - D Bits que indican el valor del pointer El rango es de 0 a 782

ANALISIS DE UNA SEAL DE 140 M

APUNTADOR: JUSTIFICACION POSITIVA N

H1
0110ss00

H2
00110110 VALOR 54

N +1

H1
0110ss10

H2
1 0 0 1 1 1 0 1 SE INVIERTEN BITS I

SE COLOCAN TRES BYTES DE JUSTIFICACION

N +2

H1
0110ss00

H2
00110111

NUEVO VALOR 55

ANALISIS DE UNA SEAL DE 140 M

APUNTADOR: JUSTIFICACION NEGATIVA N

H1
0110ss00

H2
00110110 VALOR 54

N +1

H1
0110ss01

H2
0 1 1 0 0 0 1 1 SE INVIERTEN BITS D

SE COLOCAN TRES BYTES DE JUSTIFICACION EN H3

N +2

H1
0110ss00

H2
00110101

NUEVO VALOR 53

ANALISIS DE UNA SEAL DE 140 M RSOH Indicador

MSOH
VC-4 DE LA TRAMA ANTERIOR POH C-4 POH C-4 POH C-4 POH C-4 POH C-4 C-4 C-4 C-4

POH

9 x 260 BYTES C-4 1 BYTE

75

VC-4

76

Esquema general de Multiplexacion SDH

xN STM-N AUG x1 AU-4 VC-4 x3 x1 x3 TUG-3 TU-3 VC-3 C-3 AU-3 VC-3 x7 x7 No prevista en la Recomendacion ETSI ETS DE/TM 3001 x1 TUG-2 x3 TU-2 VC-2 C-2 6.312 34.368 44.736 C-4 139.264

Pointer processing Multiplexing Aligning

TU-12

VC-12

C-12

2.048

ITU-T G.707

x4 TU-11 VC-11 C-11 1.544

Mapping

77

Unidad tributaria (Tributary Unit TU)

TU = VCn (Orden inferior) + Indicador

Indicador es el puntero que muestra el

emplazamiento del VC

78

Grupo de Unidades de tributarias (Tributary Unit Grup TUG)

Conjunto homogneo de unidades tributarias multiplexados o de otros TUG de menor orden. TUG = TU TUG

79

Ejemplo de TUG
VC-12 Puntero Trama N-1

TU-12

1 2 3 4 5 Trama 6 N 7 8 9 Trama N+1 TUG-2 = 12 columnas

80

STM-N (Synchronous Transfer Module - N)

Tramas multiplexadas de n AUG a la cual se le agrega el SOH (Overhead de seccin) STM-1 ==> 155.52 Mbps, 1 AUG STM-4 ==> 622.080 Mbps, 4 AUG + SOH STM-16 ==> 2.48883 Gbps, 16 AUG + SOH
81

Secuencia de estructuracin
Contenedor Cn ==> Contenedor Virtual VC (orden inferior) ===> Unidad Tributaria TU ==> Grupo de Unidades Tributarias TUG ==> Contenedor Virtual (orden superior) ==> Unidad Administrativa AU ==> Grupo de Unidad Administrativa AUG ==> STM-1 ==> STM-N 82

Multiplexacin de alta velocidad

Una trama STM-N se compone de N x 270 columnas por 9 filas.
270 x N 9xN RSOH 261 x N

PTR AU MSOH

Carga til

Tiempo de la trama 125s

83

Multiplexor STM-N
Indicador

AUG
VC41 VC4 AUG VC42 VC4 AUG VC43 VC4 AUG VC4N VC4
84

9xN MUX de octetos

261 x N

Multiplexacion de STM-4

85

Multiplexacion de STM-4

86

Concatenacin de VC
La concatenacin de VC consiste en relacionar varios VC entre s para obtener velocidades de transmisin que no formen parte de las velocidades estandarizadas. Permite optimizar el relleno de la trama de transporte. La G.707 solo contempla la Concatenacin de VC4 por 4, 16, 64, 256, para velocidades superiores a 150 Mbps. Se introduce la concatenacin de VC2, VC12 (velocidades entre 6 y 150Mbps), en soluciones recientes NG SDH.
87

Trminos (G.707)
Concatenacin
Procedimiento en una multiplicidad de contenedores virtuales que se asocian unos a otros de modo que su capacidad combinada puede utilizarse como un contenedor sencillo en el que se mantiene la integridad de la secuencia de bits.

88

Esquema de Multiplexacion y Concatenacion SDH

x1 x1 AUG-256 x1 STM-64 x1 STM-16 x1 STM-4 x1 STM-1 x4 x1 AU-4-64c x1 AU-4-16c x1 AU-4-4c x1 AU-4 VC-4 x3 TUG-3 x1 STM-0 x3 AU-3 x1 TU-3 VC-3 C-3 C-4 VC-4-4c C-4-4c x4 AUG-1 VC-4-16c C-4-16c x4 AUG-4 VC-4-64c C-4-64c

STM-256

AU-4-256c

VC-4-256c

C-4-256c

38.338.540 ATM-IP Eth

AUG-64
x4 AUG-16

9.584.640 ATM-IP Eth

2.396.160 ATM-IP Eth

599.040 ATM-IP Eth 139.264 E4 ATM

VC-3
x7 x7 x1 TUG-2 TU-2 VC-2 C-2

ATM 34.368 E3 44.736 DS3

Pointer processing Multiplexing Aligning Mapping

6.312 DS2

x3

TU-12

VC-12

C-12

2.048 E1

x4 TU-11 VC-11 C-11

89
1.544 DS1

Estructura de la Concatenacion Contigua

1

VC-4-Xc
J1

POINTER

B3 C2

G1 F2 H4 F3 K3 N1

Fixed Stuff

X-1

X * 260 X * 261 12590 s

Capacidad de Transporte Disponible en VCs

VC type
VC-11 VC-12 VC-2 VC-3 VC-4 VC-4-4c

VC bandwidth (kbit/s)
1 664 2 240 6 848 48 960 150 336 601 304

VC payload (kbit/s)
1 600 2 176 6 784 48 384 149 760 599 040

VC-4-16c
VC-4-64c VC-4-256c

2 405 376
9 621 504 38 486 016

2 396 160
9 584 640 38 338 560

91

Equipos utilizados en la red SDH

Multiplexores Terminales. Multiplexores de insercin/extraccin (Add/Drop Multiplexers, ADM). Regeneradores intermedios. Transconectores Digitales (Digital CrossConnect Systems, DXC). Otros equipos de monitoreo y supervisin.
92

Red SDH tipica: Consiste de Multiplexores formando anillos o enlaces lineales que pueden interconectarse mediante Cross-Conectores digitales

93

(a) Line topology

TM

ADM

ADM

TM

(b) Star topology

TM

DXC/ADM

TM

Redes SDH
(c) Tree topology DXC/ADM

TM

TM

TM

ADM TM TM

ADM

TM TM

(d) Ring topology ADM

ADM ADM ADM

(e) Mesh topology

DXC/ADM

DXC/ADM

DXC/ADM

DXC/ADM

94

Redes SDH en anillo

La configuracin en anillo es la de mxima conectividad con mnimo de ramas. Permite la constitucin de redes gestionables flexibles. Permite redes tolerantes a fallos. Estructuras en anillo permite proteccin eficiente al establecer los cables de servicio y de proteccin por caminos diferentes.

95

Opcion de proteccion en SDH

96

Resumen
SDH ha sido la tecnologia de transporte principal sobre FO.
Usa el modelo TDM (Time Divission Multiplexing) Modula una sola longitud de onda

97

Resumen..

Las redes SDH representan la solucin para redes de transportes de altos volmenes de informacin por: Acceso directo a los flujos afluentes. Solucin flexible y reconfigurable. Capacidades para potentes sistemas de gestin que garantizan mayor calidad de servicio y sistemas con proteccin. Compatibilidad con redes PDH. Evoluciona hacia nuevas prestaciones en las redes de Datos
98