0 Bewertungen0% fanden dieses Dokument nützlich (0 Abstimmungen)
16 Ansichten106 Seiten
El documento trata sobre el control del enlace de datos. Explica que la capa de enlace de datos es responsable de este proceso vital para la comunicación digital. Describe que el control de flujo permite regular el flujo de datos enviados para evitar desbordar la memoria del receptor, mientras que la detección y control de errores buscan identificar y corregir errores en la transmisión de datos.
El documento trata sobre el control del enlace de datos. Explica que la capa de enlace de datos es responsable de este proceso vital para la comunicación digital. Describe que el control de flujo permite regular el flujo de datos enviados para evitar desbordar la memoria del receptor, mientras que la detección y control de errores buscan identificar y corregir errores en la transmisión de datos.
El documento trata sobre el control del enlace de datos. Explica que la capa de enlace de datos es responsable de este proceso vital para la comunicación digital. Describe que el control de flujo permite regular el flujo de datos enviados para evitar desbordar la memoria del receptor, mientras que la detección y control de errores buscan identificar y corregir errores en la transmisión de datos.
UNI VERSI DAD NACI ONAL EXPERI MENTAL POLI TCNI CA
ANTONIO JOS DE SUCRE VI CE-RECTORADO PUERTO ORDAZ Departamento de I ngeniera Electrnica
Tema 4 Control del Enlace de Datos Sumario 1. Qu es el Control de Flujo? 2. Protocolos 3. Control de Flujo 4. Deteccin de Errores 5. Control de Errores Qu es el Control de Flujo? Es el proceso integral que permite que se realice el proceso de intercambio datos de informacin para una comunicacin en forma eficiente. Quin es el responsable del control del enlace de Datos? La responsabilidad de este proceso, vital para la comunicacin digital, la tiene la CAPA DE ENLACE DE DATOS. Protocolos, Que son? En forma muy simple y resumida: Es un conjunto de reglas o pautas secuenciales para el establecimiento de una comunicacin entre dos o ms computadores con la finalidad de intercambiar informacin en forma eficiente. Protocolos Caractersticas asociadas al Protocolo: La sintaxis: formato de datos y niveles de seal. La semntica: informacin de control para la coordinacin y manejo de errores. La temporizacin: sintonizacin de velocidades y secuenciacin. Protocolos y su Arquitectura La arquitectura, es el conjunto de mdulos que realizan todas las funciones necesarias en el proceso de comunicacin. Protocolos Se Caracterizan por ser: 1. Directos / Indirectos 2. Monolticos / Estructurados 3. Simtricos / Asimtricos 4. Estndares / No estndares Funciones de un Protocolo Las funciones de un protocolo se pueden agrupar en: 1.Encapsulamiento 2.Segmentacin y Ensamblado 3.Control de la Conexin 4.Entrega en Orden 5.Control de Flujo 6.Control de Errores 7.Direccionamiento 8.Multiplexacin 9.Servicios de Transmisin Modelo de Referencia OSI Este modelo tiene jerarquizacin por capas, distribuyndose las funciones de comunicacin entre esas distintas capas. Cada capa se sustenta en la capa inferior, la cual realiza funciones ms primitivas y las oculta a la capa inmediata superior. El estndar fue publicado en 1984. La UIT-T cre una versin compatible denominada X.200 Modelo de Referencia OSI Algunos Principios para la definicin de capas:
1.No crear demasiadas capas para facilitar la descripcin e integracin de las mismas. 2.Definir capas con funciones claramente diferentes. 3.Definir funciones similares en la misma capa.
Modelo de Referencia OSI Algunos Principios para la definicin de capas:
4. Definir las capas de forma que sea fcil su rediseo sin necesidad de cambios en otras. 5.Definir capas separadas para funciones que sean claramente diferentes, en lo que respecta al servicio ofrecido como a la tecnologa implicada.
Modelo de Referencia OSI Algunos Principios para la definicin de capas (cont):
6.Seleccionar los limites o separacin entre capas de acuerdo con lo que la experiencia previa aconseje. 7.Crear para cada capa limites o separaciones solo con su capa superior o inferior. Modelo de Referencia OSI Algunos Principios para la definicin de capas (cont):
8. Permitir la no utilizacin de todas las capas. 9.Crear, donde sea necesario, dos o ms sub capas con una funcionalidad comn y por lo tanto mnima para permitir la operacin de la interfaz con capas adyacentes. Arquitectura OSI Capa Protocolo Enlace de Datos Las funciones de esta capa son: 1. Control de Flujo 2. Deteccin de Errores 3. Control de Errores Requisitos y Objetivos para la comunicacin de datos 1. Sincronizacin 2. Control de Flujo 3. Control de Errores 4. Direccionamiento 5. Datos y Control sobre el mismo enlace 6. Gestin de Enlace Control de Flujo
Posibilita que no se desborde la memoria temporal de transferencia del receptor. Ver Figura Control de Flujo
Tiempo de Transmisin: tiempo empleado por una estacin para emitir todos los bits de una trama. Es proporcional a la trama. Tiempo de Propagacin: tiempo empleado por un bit en atravesar el medio de transmisin desde el origen hasta el destino, se denotar por a. Control de Flujo
Los tipos de control de flujo son: 1. Control de Flujo mediante Parada-Espera.
2. Control de Flujo mediante Ventana Deslizante. Deteccin de Errores
En todo sistema de transmisin habr ruido, independientemente de cmo haya sido diseado. El ruido dar lugar a errores que modificaran uno o varios bits de la trama. Deteccin de Errores
Se definen las probabilidades en trminos de los errores en las tramas transmitidas:
1. P b : Probabilidad de UN BIT errneo, tambin denominada tasa de error por BIT BER (Bit Error Rate).
2. P 1 : Probabilidad de que una trama llegue sin errores. Deteccin de Errores
Se define las probabilidades en trminos de los errores en las tramas transmitidas (Cont.):
3. P 2 : Probabilidad de que una trama llegue con uno o ms errores no detectables.
4. P 3 : Probabilidad de que una trama llegue con uno o ms errores detectables pero sin errores indetectables. Deteccin de Errores Anlisis probabilstico
Si se considera el caso en el que no se toman medidas para detectar errores, la probabilidad de errores detectables (P 3 ) es cero.
Para las otras probabilidades, se supondr que todos los bits tienen una probabilidad de error (P b ) constante, independientemente de donde estn situados en la trama. Deteccin de Errores Anlisis probabilstico:
Entonces se tiene que:
F b P P 1 1 1 2 1 P P donde F es el nmero de bits por trama. Deteccin de Errores Anlisis probabilstico:
Se puede Concluir:
1. La probabilidad de que una trama llegue sin ningn BIT errneo disminuye al aumentar la probabilidad de que un BIT sea errneo.
F b P P 1 1 Deteccin de Errores
Anlisis probabilstico: Se puede Concluir:
2. La probabilidad de que una trama llegue sin errores disminuye al aumentar la longitud de la misma; cuanto mayor es la trama, mayor nmero de bits tendr, y mayor ser la probabilidad de que alguno de los bits sea errneo. 1 2 1 P P Esquema de un sistema de Deteccin de Errores
Esquema de un sistema de Deteccin de Errores
Desarrolle el ejemplo de la pgina 188 del libro de W. Stallings Deteccin de Errores
Se tienen los siguientes casos:
Comprobacin de Paridad
Comprobacin de Redundancia Cclica (CRC) Control de Errores
El control de errores hace referencia a los mecanismos necesarios para la deteccin y la correccin de errores que aparecen en la transmisin de tramas. Control de Errores
Prdidas y errores en la transmisin desde una fuente hasta un destino Trama Perdida Trama con Error Control de Errores
Tipos de Errores potenciales: Trama Perdida: se da cuando una trama enviada no llega al destino.
Trama daada: ocurre cuando llega una trama, pero con algunos bits errneos (modificados durante la transmisin). Control de Errores basado en:
Deteccin de errores: discutida previamente. Confirmaciones positivas: el destino devuelve una confirmacin positiva por cada trama recibida con xito y libre de errores. Retransmisin despus de la expiracin de un intervalo de tiempo: la fuente retransmite las tramas que no se han confirmado tras un perodo de tiempo predeterminado. Confirmacin negativa y retransmisin: el destino devuelve una confirmacin negativa al detectar errores en las tramas recibidas. La fuente retransmitir de nuevo esas tramas. Tipos de ARQ
Los mecanismos de respuestas se conocen genricamente como Solicitud de Repeticin Automtica (ARQ, automatic repeat request). Hay tres variantes normalizadas: ARQ con parada-y-espera ARQ con vuelta-atrs-N ARQ con rechazo selectivo Otros Mtodos de Deteccin de Errores
Existen otros mtodos para la deteccin de errores que analizaremos a continuacin: Chequeo de Paridad Vertical: VRC Chequeo de Paridad Longitudinal: LRC Chequeo de paridad Bidimensional: VRC/LRC Actividades de Autodesarrollo
Realice una lectura de los tpicos abordados en el libro de W. Stalling.
Es recomendable leer y comprender el apndice 7A.
Resuelva algunos de los problemas propuestos. Fin Tema 4 Gracias Dependen de la naturaleza de la comunicacin, bien sea directa o indirecta. Directos / Indirectos Ejemplos de Protocolos Directos / Indirectos Monolticos / Estructurados Ser Monoltico si contiene en s mismo todo el software para el proceso.
Ser Estructurado cuando posea una estructura de protocolos organizados con una estructura por capas o jerrquica. Sern Simtricos cuando involucran a entidades pares, en caso contrario ser asimtrico. Ejemplo: Esquema Cliente Servidor Un servicio, un Servidor Simtricos / Asimtricos Estndares: son compatibles con muchos sistemas de diferentes fabricantes.
No estndar, es aquel que se disea y se implementa para una comunicacin particular o sistema particular propio de un fabricante. Estndares / No Estndares Control de Flujo Posibilita que el receptor regule el flujo de datos enviados por el emisor, con la finalidad que la memoria del receptor no se desborde. Deteccin de Errores Se implementa con un cdigo con capacidad de deteccin de errores y depender de los bits transmitidos. Control de Errores Se lleva a cabo mediante la retransmisin de las tramas daadas que no hayan sido confirmadas o las que desde el otro extremo se reciba una peticin de retransmisin. Control de Flujo
Trama 1 Emisor Receptor Trama 1 Acuse de Recibo 1 Trama 2 Trama 2 Acuse de Recibo 2 Trama 3 Trama 3 Acuse de Recibo 3 Fin de Transmisin Trama 1 Trama 2 Trama 3 Control de Flujo mediante Parada-Espera Se enva una trama por el transmisor, el receptor recibe esa trama y le indica al transmisor cuando debe enviar la siguiente. Control de Flujo mediante Parada-Espera EMISOR RECEPTOR LA SIGUIENTE TRAMA SE TRANSMITE CUANDO SE HAYA RECIBIDO LA CONFIRMACIN DE LA TRAMA ANTERIOR Control de Flujo mediante Parada-Espera Las razones de la construccin de tramas son: 1. El tamao de la memoria temporal del receptor puede ser limitada 2. Cuanto ms larga sea la transmisin, es ms probable que haya errores. Control de Flujo mediante Parada-Espera Las ventajas de la construccin de trama son (Continuacin): 3. En medios compartidos, no se permite que una estacin ocupe el medio por mucho tiempo. Control de Flujo mediante Parada-Espera Este esquema tiene problemas, porque cada vez solo puede haber una trama en transito. Se presenta como: Trama la de Longitud Enlace del Longitud Control de Flujo mediante Parada-Espera La longitud del enlace en bits, se define como el nmero de bits en el enlace cuando el mismo se ocupa completamente por una secuencia de bits. ] [ ] [ * ] [ ] [ s m s bits V m d R bits Enlace del Longitud R: velocidad del enlace [bits/s]; d: distancia del enlace [m], V: velocidad de propagacin [m/s] Control de Flujo mediante Parada-Espera Control de Flujo mediante Parada-Espera Para grandes distancias y/o velocidades de transmisin grandes es aconsejable la utilizacin de grandes valores de `a, donde `a es el retardo de propagacin. Control de Flujo mediante Parada-Espera NOTA IMPORTANTE: 1. Para a > 1, la lnea est siempre infrautilizada.
2. Para a < 1, la lnea est utilizada ineficientemente. Control de Flujo mediante Ventana Deslizante Caractersticas: 1. El sistema permite mltiples tramas en transito 2. El receptor posee una memoria de longitud W 3. El transmisor puede enviar hasta W tramas sin acuse de recibo 4. Cada trama es numerada Control de Flujo mediante Ventana Deslizante Caractersticas (Cont.): 5. La Confirmacin incluye el nmero de la prxima trama esperada. 6. Para un campo de k bits el rango de nmeros de secuencias ira desde 0 hasta 2 k -1. 7. Las tramas se numerarn modulo 2 k
Descripcin esquemtica Descripcin esquemtica Comprobacin de Paridad El proceso consiste en agregar un BIT de paridad al final del bloque de datos. La regla que puede ser utilizada es: Paridad Par: el nmero de 1s incluyendo al BIT de paridad es PAR. Paridad Impar: el nmero de 1s incluyendo al BIT de paridad es IMPAR. Comprobacin de Paridad Ejemplo: Sea el caracter G=1110001
Si se utiliza paridad para transmitir este carcter, se tendr: G= 1110001P
a) Si P es paridad par, G= 11100010 b) Si P es paridad impar, G= 11100011 Comprobacin de Paridad Generalmente, se utiliza:
Paridad Par: para comunicaciones SINCRNICAS.
Paridad Impar: para comunicaciones ASINCRNICAS. Debilidades del mtodo? Comprobacin de Redundancia Cclica Dado un bloque o mensaje de k-bits, el transmisor genera una secuencia de n-bits, denominada secuencia de comprobacin de la trama (FCS, frame check sequence), de tal manera que la trama resultante, con n + k bits, sea divisible por algn nmero predeterminado. Mensaje de k bits FCS de n bits Trama Resultante Comprobacin de Redundancia Cclica Al Recibirlo, el receptor entonces dividir la trama recibida por ese nmero y, si no hay resto en la divisin, se supone que no ha habido errores. Resto = 0 No hay Error ! Comprobacin de Redundancia Cclica Se presentan dos casos:
a) Utilizando Aritmtica Mdulo 2
b) Utilizando Polinomios CRC Aritmtica mdulo 2 Algunas definiciones:
T = trama de (k + n) bits a transmitir, con n < k M = mensaje de k-bits, los primeros k bits de T F = n-bits del FCS, los ltimos n bits de T P = patrn de n + 1 bits; ste es el divisor elegido El objetivo es que la divisin T/P NO d resto alguno, es decir R=0 Mensaje de k bits FCS de n bits Trama Resultante k+n Consideraciones: a) El patrn P se elige con una longitud de un BIT ms que la FCS b) El patrn elegido en particular depende del tipo de errores que esperan sufrir. c) Como mnimo, el BIT menos significativo y el ms significativo de P, deben ser igual a 1 CRC Aritmtica mdulo 2 Ejemplo de Mdulo 2 P R Q P M n
2 En este caso se expresan todos los valores como polinomios de una variable muda X, con coeficientes binarios. Los coeficientes correspondern con los bits del nmero en binario. CRC con Polinomios Ejemplo: Si M = 110011, se tendr que M(X) = X 5 + X 4 + X + 1, y si P = 11001, se tiene que P(X) = X 4 + X 3 + 1 CRC con Polinomios Se puede describir as: CRC con Polinomios ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( X R X M X X T X P X R X Q X P X M X n n
Esta tcnica permite detectar:
1. Todos los errores de un nico bit. 2. Todos los errores dobles, siempre que P(X) tenga al menos tres 1s. 3. Cualquier nmero impar de errores, siempre que P(X) contenga el factor (X + 1). 4. Cualquier rfaga de errores en la que la longitud de la rfaga sea menor que la longitud del polinomio divisor; es decir, menor o igual que la longitud de la FCS. 5. La mayora de la rfagas de mayor longitud. CRC con Polinomios Los polinomios estndar, comnmente utilizados son: CRC con Polinomios 1 32 1 1 16 1 12 1 10 1 8 2 4 5 7 8 10 11 12 16 22 23 26 32 5 12 16 2 15 16 2 3 11 12 4 5 9 10 2 8
X X X X X X X X X X X X X X CRC X X X CCITT CRC X X X CRC X X X X X CRC X X X X X CRC X X X CRC Aplicaciones: a) El CRC-12 se utiliza para la transmisin de secuencias de caracteres de 6 bits y genera una FCS de 12 bits. b) Tanto el CRC-16 como el CRC-CCITT son habituales para los caracteres de 8 bits, y se utilizan en los Estados Unidos y en Europa respectivamente, ambos generan una FCS de 16 bits. c) El CRC-32 se ha especificado como una opcin en algunas normas para la transmisin sncrona sobre enlaces punto a punto. CRC con Polinomios Analice el proceso de implementacin de stas tcnicas en la pgina 193 del libro de texto. CRC con Polinomios ARQ con Parada-y-Espera La estacin fuente transmite una nica trama y entonces debe esperar la recepcin de una confirmacin (ACK, acknowledgment). No se podr enviar ninguna otra trama hasta que la respuesta de la estacin destino vuelva al emisor. ARQ con Parada-y-Espera Para evitar duplicidad en las tramas de confirmacin, estas se numeran alternadamente con 0 o 1, y las confirmaciones positivas sern de la forma ACK0 y ACKl. Se tiene la convencin de: Un ACK0 confirma la recepcin de la trama numerada con 1 e indica que el receptor est preparado para aceptar la trama numerada con 0. ARQ con Parada-y- Espera ARQ con Vuelta-Atrs-N En esta tcnica, una estacin puede enviar una serie de tramas numeradas secuencialmente mdulo algn valor mximo dado. Si la trama llega bien, se enva la confirmacin RR (Receive Ready). Si hay error, se enva una confirmacin negativa REJ (Reject) ARQ con Vuelta-Atrs-N Al recibirse una trama con error, se rechaza esa trama y todas las que lleguen despus de ella, hasta que se reciba correctamente la trama errnea. Esto indica que se deben re-enviar la trama errnea y todas las tramas enviadas despus de ella. ARQ con Vuelta-Atrs-N Esta tcnica tiene en cuenta las siguientes contingencias:
1. TRAMA DETERIORADA 2. UNA RR DETERIORADA 3. UNA TRAMA REJ DETERIORADA Ejemplos para ARQ Vuelta-Atrs-N TRAMA DETERIORADA Si la trama recibida es no vlida (es decir, B detecta un error), B descarta dicha trama sin ms. Llegados a este punto se plantean dos posibilidades: a) A enva la trama (i+1) dentro de un perodo de tiempo razonable. B recibe la Trama (i+1) fuera de orden y enva un REJ i. A debe retransmitir la trama i y todas las posteriores. TRAMA DETERIORADA b) A no enva tramas adicionales en un breve espacio de tiempo. B no recibe nada, por lo que ni devuelve una RR ni una REJ. Cuando el temporizador de A expira, se transmitir una trama RR que incluir un bit denominado P, que ser puesto a 1. B interpretar la trama RR con el bit P igual a 1, como si fuera una orden que debe ser confirmada enviando una RR para indicar la siguiente trama que se espera recibir, es decir la trama i. Cuando A recibe la RR, retransmite la trama i. RR DETERIORADA a) B recibe la trama i y enva RR (i + 1), que se pierde en el camino. Como las confirmaciones son acumulativas, puede ocurrir que A reciba una RR posterior para una trama posterior y que llegue antes de que el temporizador asociado a la trama i expire. b) Si el temporizador de A expira, se transmite una orden RR, como en el caso 1b. TRAMA REJ DETERIORADA La prdida de una trama REJ es equivalente al caso 1b. ARQ con Rechazo Selectivo En esta tcnica, las nicas tramas que se retransmiten son aquellas para las que se recibe una confirmacin negativa, denominada SREJ, o aquellas para las que el temporizador correspondiente expira. ARQ con Rechazo Selectivo El receptor deber reservar una zona de memoria temporal lo suficientemente grande para almacenar las tramas tras una SREJ, hasta que la trama errnea se retransmita. Debe tener lgica adicional para reinsertar la trama reenviada en la posicin correspondiente. Ejemplo de tcnica ARQ con Rechazo Selectivo Limitaciones de ARQ con Rechazo Selectivo Existe una limitacin en cuanto al tamao mximo de la ventana en el caso del rechazo selectivo Considrese el caso de un rechazo selectivo que utilice 3 bits para los nmeros de secuencia. Permtase un tamao de ventana igual a 7, y tnganse en cuenta las siguientes consideraciones: Limitaciones de ARQ con Rechazo Selectivo 1. La estacin A enva las tramas numeradas desde la 0 hasta la 6 a la estacin B 2. La estacin B recibe las siete tramas y las confirma acumulativamente con RR 7 3. Debido a una rfaga de ruido, la RR 7 se pierde. 4. El temporizador de A expira y se retransmite la trama 0. Limitaciones de ARQ con Rechazo Selectivo 5. B ha desplazado su ventana de recepcin indicando que acepta las tramas 7, 0, 1, 2, 3, 4, y 5. Al recibir la numero 0 anterior supone que la trama 7 se ha perdido, y que se trata de una trama 0 diferente, por tanto la acepta.
Esto se debe a un solapamiento de la ventana de transmisin con la de recepcin. Limitaciones de ARQ con Rechazo Selectivo Para evitar este problema, el tamao mximo de la ventana no debera ser mayor que la mitad del rango de los nmeros de secuencia. En la situacin anterior, si se permitiera que slo 4 tramas estuvieran pendientes de confirmacin, se evitaran las ambigedades. En general, para un campo de nmeros de secuencia de k bits, es decir, para un rango de 2 k ,
el tamao mximo de la ventana se limita a 2 k-1 . Chequeo de Paridad Vertical: VRC Esta tcnica se aplica para cdigos ASCII, lo cual facilita su empleo a nivel de byte. Consiste en agregar un octavo bit al cdigo de cada carcter que se desea transmitir y calcular dicho bit en funcin de la paridad deseada, par o impar. Chequeo de Paridad Vertical: VRC En el momento de la transmisin, el emisor calcula el bit de paridad. El receptor recalcula la paridad y la compara con el criterio utilizado. El mtodo no asegura que no hayan ocurrido errores. Basta que cambien su valor dos bits de datos simultneamente para que la paridad sea correcta pero el dato no. VRC disminuye la probabilidad de que el dato final sea errneo. P B6 B5 B4 B3 B2 B1 B0 Chequeo de Paridad Vertical: VRC Consideraciones Prcticas:
VRC disminuye la probabilidad de que el dato final sea errneo. Por ejemplo, para lneas telefnicas transmitiendo entre 10 3 y 10 4 bps el error es BER=10 -5 (un bit de error en cada 10 5 bits). Al emplear este mtodo se pueden obtener valores de BER= 10 -7
Chequeo de Paridad Longitudinal: LRC Se aplica para un conjunto de caracteres. A cada carcter se le determina su bit de paridad, para posteriormente construir una tabla global de paridad de 8 columnas y m filas. Chequeo de Paridad Longitudinal: LRC P7 P6 P5 P4 P3 P2 P1 P0 P7 P6 P5 P4 P3 P2 P1 P0 P7 P6 P5 P4 P3 P2 P1 P0 P7 P6 P5 P4 P3 P2 P1 P0 P7 P6 P5 P4 P3 P2 P1 P0 P7 P6 P5 P4 P3 P2 P1 P0 BCC P B6B0 P B6B0 P B6B0 P B6B0 P B6B0 P B6B0 Bloque N P B6B0 P B6B0 P B6B0 P B6B0 P B6B0 P B6B0 Bloque 1 . . . El bloque de chequeo de carcter BCC (Block Check Character), se determina bit a bit entre todos los caracteres, fila a fila hasta completar la tabla. Esquema de calculo de BCC Datos Chequeo de Paridad Longitudinal: LRC El esquema muestra que se deben transmitir los n arreglos de datos ms el arreglo BCC. En el receptor se determina de igual manera la paridad del sistema para determinar si hubo o no errores. Chequeo de Paridad Bidimensional: VRC/LRC Este esquema se obtiene de la combinacin de los mtodos VRC y LRC. El arreglo tiene dos dimensiones, abscisa y ordenada. Con el VRC se obtiene la abscisa y con el LRC la ordenada. Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: LRC (Par) H O L A Bits 0 0 1 0 1 B0 1 0 1 0 0 B1 0 0 1 1 0 B2 1 1 1 1 0 B3 0 0 0 0 0 B4 0 0 0 0 0 B5 0 1 1 1 1 B6 0 0 1 1 0 VRC (Par) Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: si se recibiera con un error: LRC (Par) H O L A Bits 0 0 1 0 1 B0 1 0 1 0 0 B1 0 0 0 1 0 B2 1 1 1 1 0 B3 0 0 0 0 0 B4 0 0 0 0 0 B5 0 1 1 1 1 B6 0 0 1 1 0 VRC (Par) Error de paridad E r r o r
d e
p a r i d a d
Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: si se recibiera con un error
La deteccin del error se efecta determinando la paridad de VRC y LRC, la intercepcin de la fila y la columna errnea, permite ubicar el error. Algunas combinaciones de ms de un error se pueden detectar, otras no. Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: Combinacin de dos errores LRC (Par) H O L A Bits 0 0 1 0 1 B0 1 0 0 0 0 B1 0 0 1 1 0 B2 1 1 1 1 0 B3 0 0 1 0 0 B4 0 0 0 0 0 B5 0 1 1 1 1 B6 0 0 1 1 0 VRC (Par) Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: Combinacin de tres errores LRC (Par) H O L A Bits 0 0 1 0 1 B0 1 0 0 0 1 B1 0 0 0 1 0 B2 1 1 1 1 0 B3 0 0 1 0 0 B4 0 0 0 0 0 B5 0 1 1 1 1 B6 0 0 1 1 0 VRC (Par) Chequeo de Paridad Bidimensional: VRC/LRC Ejemplo: Combinacin de cuatro errores LRC (Par) H O L A Bits 0 0 1 0 1 B0 1 0 0 0 1 B1 0 0 0 1 0 B2 1 1 1 1 0 B3 0 0 1 0 1 B4 0 0 0 0 0 B5 0 1 1 1 1 B6 0 0 1 1 0 VRC (Par)