[ Sistemas Digitales ]

Celda de memoria

seleccionar
entrada

BC
salida

leer/escribir (1/0)

D.Mery

Arquitectura de Computadores

[ Sistemas Digitales ]
Celda de memoria

entrada

seleccionar

Q
salida

seleccionar

R
entrada

BC
salida

leer/escribir (1/0)
leer/escribir (1/0)
D.Mery

Arquitectura de Computadores

[ Sistemas Digitales ]
Unidad de memoria de 4 3 bits
Dato de entrada (3 bits)

D0
A0
A1
Entrada de
seleccin de
memoria

BC

BC

BC

BC

BC

BC

BC

BC

BC

BC

BC

BC

D1

D2

D3
Decoder
24

leer/escribir
D.Mery

Dato de salida
3

Arquitectura de Computadores

[ Sistemas Digitales ]
Dato de entrada (3 bits)

D0
A0
A1
Entrada de
seleccin de
memoria

BC

BC
Decoder
24

D1
BC

D2
BC

D3
Decoder
24

BC

BC

A0
BC

A1

D0
BC

D1

D2

D3

0
BC

0
BC

1
BC

0
BC

leer/escribir
Dato de salida
D.Mery

Arquitectura de Computadores

[ Sistemas Digitales ]
Unidad de memoria de 4 3 bits
Dato de entrada (3 bits)

D0
A0= 1
A1 = 0
Entrada de
seleccin de
memoria

BC

BC

BC

BC

BC

BC

BC

BC

BC

BC

BC

BC

D1

D2

D3
Decoder
24

leer/escribir
D.Mery

Dato de salida
5

Arquitectura de Computadores

[ Sistemas Digitales ]
Unidad de memoria de 8 8 bits

D.Mery

Arquitectura de Computadores

[ Sistemas Digitales ]
Unidad de memoria de 128 8 bits

D.Mery

Arquitectura de Computadores

[ Sistemas Digitales ]
Unidad de memoria RAM (random access memory)

D.Mery

Arquitectura de Computadores

[ Sistemas Digitales ]
Unidad de memoria de 1024 16 bits

D.Mery

Arquitectura de Computadores

[ Sistemas Digitales ]
Celda de memoria

D.Mery

10

Arquitectura de Computadores

[ Sistemas Digitales ]
RAM bit slice

D.Mery

11

Arquitectura de Computadores

[ Sistemas Digitales ]
Buffer Three-state

EN = 0

OUT

IN

EN:
IN:
OUT:

D.Mery

EN = 1

OUT

IN

Esquema elctrico

enable
input
output

12

Arquitectura de Computadores

[ Sistemas Digitales ]
Buffer Three-state
Tabla de verdad

Diagrama

EN:
IN:
OUT:

D.Mery

enable
input
output

13

Arquitectura de Computadores

[ Sistemas Digitales ]
Buffer Three-state

Diagrama

Tabla de verdad

D.Mery

14

Arquitectura de Computadores

[ Sistemas Digitales ]
16 x 1 RAM

D.Mery

15

Arquitectura de Computadores

[ Sistemas Digitales ]
16 x 1 RAM usando celdas
de 4 x 4

D.Mery

16

Arquitectura de Computadores

[ Sistemas Digitales ]
Chip 64 x 8 RAM

D.Mery

17

Arquitectura de Computadores

[ Sistemas Digitales ]
64 x 256 RAM usando 4
chips 64 x 8 RAM

D.Mery

18

Arquitectura de Computadores

[ Sistemas Digitales ]
64 x 16 RAM usando 2 chips
64 x 8 RAM

D.Mery

19

Arquitectura de Computadores

[ Sistemas Digitales ]
Memoria ROM
(read only memory)

D.Mery

20

Arquitectura de Computadores

[ Sistemas Digitales ]
Lgica interna de una ROM de 32 8

D.Mery

21

Arquitectura de Computadores

[ Sistemas Digitales ]
ROM de 32 8 Ejemplo de tabla de verdad

D.Mery

22

Arquitectura de Computadores

[ Sistemas Digitales ]
Programacin de ROM de 32 8 del ejemplo anterior

D.Mery

23

Arquitectura de Computadores

[ Sistemas Digitales ]

Fbrica Kingston (Shangai)

2.5 millones de mdulos al mes

D.Mery

24

Arquitectura de Computadores

[ Sistemas Digitales ]

La fbrica por dentro

D.Mery

25

Arquitectura de Computadores

[ Sistemas Digitales ]

Panel con 8 mdulos de memoria

D.Mery

26

Arquitectura de Computadores

[ Sistemas Digitales ]

Panel ingresando a la etapa de

soldadura

D.Mery

27

Arquitectura de Computadores

[ Sistemas Digitales ]

Inspeccin de defectos en la
soldadura

D.Mery

28

Arquitectura de Computadores

[ Sistemas Digitales ]

Etiquetado de los mdulos

D.Mery

29

Arquitectura de Computadores

[ Sistemas Digitales ]

Test

D.Mery

30

Arquitectura de Computadores

[ Sistemas Digitales ]

Seccin de control de calidad: test por mdulo y en PC

D.Mery

31

Arquitectura de Computadores

[ Sistemas Digitales ]

Etiquetado final
D.Mery

32

Arquitectura de Computadores