Beruflich Dokumente
Kultur Dokumente
STM32F4 tutorial
Carte STM32F4Discovery
Caractristiques de la carte
STM32F4Discovery
I.Noyau Cortex-M4
1. Architecture
Von Neumann
I.Noyau Cortex-M4
I.2.Caractristiques (1)
Intgration troite des priphriques du systme
rduisant les cots (surface et dveloppement
du circuit intgr)
Jeu d'instructions Thumb2 combinant une
densit de code leve avec des performances
32 bits
FPU simple prcision mis en uvre dans tous
les microcontrleurs STM32F4xxx
Optimisation de la commande de l'alimentation
des composants du systme
Modes de veille intgrs faible consommation
d'nergie
I.Noyau Cortex-M4
I.2.Caractristiques (2)
I. Noyau Cortex-M4
I.3. Modes de traitements
Thread mode:
Utilis pour excuter les applications logicielles ordinaires
Le processeur est automatiquement en mode Thread la
suite dune RAZ (Reset)
Le registre de controle regarde si lexcution du
programme est effectue en mode privilgi ou nonprviligi
Handler mode:
Utilis pour traiter les exceptions
Le processeur retourne au mode Thread aprs avoir fini le
traitement dune exception (matrielle ou logicielle)
I. Noyau Cortex-M4
I.4. Niveaux de traitement
Niveau
Niveau
10
prviligi
non-prviligi
I. Noyau Cortex-M4
I.5. Piles du noyau (Stacks)
11
I. Noyau Cortex-M4
I.6. Registres du noyau
12
I. Noyau Cortex-M4
I.6. Registres du noyau
1.6.1. Registres GP (1)
13
I. Noyau Cortex-M4
I.6. Registres du noyau
1.6.1. Registres GP(2)
14
I. Noyau Cortex-M4
I.6. Registres du noyau
1.6.2. Stack Pointer R13
15
I. Noyau Cortex-M4
I.6. Registres du noyau
I.6.3. Link Register R14
16
I. Noyau Cortex-M4
I.6. Registres du noyau
1.6.4. Program counter R15
17
I. Noyau Cortex-M4
I.6. Registres du noyau
1.6.5. Control Register
18
I. Noyau Cortex-M4
I.7. Les exceptions et les interruptions
1.7.1. Exceptions et interruptions (1)
19
I. Noyau Cortex-M4
I.7. Les exceptions et les interruptions
1.7.1. Exceptions et interruptions (2)
20
I. Noyau Cortex-M4
I.8. Les types de donnes
21
I. Noyau Cortex-M4
I.9. La bibliothque CMSIS
I. Noyau Cortex-M4
I.10. Les priphriques du noyau
I.10.1. NVIC
23
I. Noyau Cortex-M4
I.10. Les priphriques du noyau
I.10.2. System Core Block (SCB)
24
I. Noyau Cortex-M4
I.10. Les priphriques du noyau
I.10.3. SysTick Timer
I. Noyau Cortex-M4
I.10. Les priphriques du noyau
I.10.4. Memory protection unit (MPU)
La MPU permet
26
I. Noyau Cortex-M4
I.10. Les priphriques du noyau
I.10.5. Floating point unit (FPU)
Mantisse
(23 bits)
N=(-1)S.M.2(E-127)
27
II. Architecture
II.1. Les bus
8 masters:
Cortex-M4F core I-bus, D-bus and S-bus
DMA1 memory bus
DMA2 memory bus
DMA2 peripheral bus
Ethernet DMA bus
USB OTG HS DMA bus
7 slaves:
28
II. Architecture
II.1. Les bus (2)
29
II. Architecture
II.2. Organisation de la mmoire
4GB de
mmoire
addressable
8 blocks
mmoires
de 512MB
Types:
30
Data
Programme
s
Registres
I/O ports
II. Architecture
II.2. Organisation de la mmoire (2)
31
2 types dinstruction
Compression du code?
Avantages
32
33
34
35
System Reset
Niveau bas au pin NRST (external reset)
Dbordement du Window watchdog (WWDG reset)
Dbordement du Independent watchdog (IWDG reset)
Software reset (SW reset)
Low-power management reset
Power Reset
Power-on/power-down reset (POR/PDR reset)
Brownout (BOR) reset
Quand le Standby mode est quitt
36
Horloges systmes
Horloges secondaires
37
38
39
V. Interruptions
V.1. Interrupt handling (IRQ_Handler)
Peripheric
IE
IRQ
pending
NVIC IE
40
Priority
level
IRQ flag
IRQ
execution
V. Interruptions
V.2. Sources dinterruptions
Sa position (0..81)
Son niveau de priorit (fixe ou programmable)
Son adresse dans la mmoire programme
Exemples
41
VI. Priphriques
V.I. GPIO
VI.1.1. Caractristiques
42
VI. Priphriques
VI.2. GPIO
VI.1.2. Alternate functions (AF)
43
VI. Priphriques
VI.2. Timers
VI.2.1. Types
Modes
Input capture
Output compare
PWM generation (edge- or center-aligned
modes)
One-pulse mode output
44
VI. Priphriques
VI.2. Timers
VI.2.1. Caractriqtiques
Rsolution: 16-bit/32-bit
Compteur: Up/Down/Up-Down
Prescaler: 16-bit
Gnration de requte DMA (Advanced
Control Timers 1&8, GP Timers 2&5, 3&4,
Basic Timers 6&7)
Capture/Compare channels : de 1 jusqu 4
(sauf pour les Basic Timers 6&7)
Sorties complmentaires: pour les Advanced
Timers 1&8 (pour la gnration de PWM
triphas)
Frquence dhorloge max=42MHz jusqu
45
84MHz
VI. Priphriques
VI.3. Watchdogs
VI.3.1. Independent Watchdog (IWDG)
12-bit downcounter
8-bit prescaler
Horloge ddi: Oscillateur RC 32KHz independent
(LSI)
Possibilit doprer en modes Stop/Standby
Utilisation:
Activation/Dsactivation du IWDG
46
VI. Priphriques
VI.3. Watchdogs
VI.3.2. Window Watchdog (WWDG)
7-bit downcounter
Utilise lhorloge principal FPCLK1/(4096*Prescaler)
Protection du systme contre:
47
VI. Priphriques
VI.4. Convertisseur Analogique Numrique (ADC)
VI.4.1.Caractristiques
Fin de conversion
Watchdog analogique
Dbordement dvnements (overrun)
VI. Priphriques
VI.4. Convertisseur Analogique Numrique (ADC)
VI.4.2.Pins
49
VI. Priphriques
VI.4. Convertisseur Analogique Numrique (ADC)
VI.4.3.Interruptions
Sources dinterruptions de lADC
50
VI. Priphriques
VI.5. Convertisseur Numrique Analogique (DAC)
VI.5.1.Caractristiques
VI. Priphriques
VI.5. Convertisseur Numrique Analogique (DAC)
VI.5.2.Pins
52
Vout=VREF+(DOR/2N-1)
N: 8-bit/12-bit